探討一下在PCB設(shè)計(jì)中的差分走線
這就要根據(jù)信號(hào)的特征來確定了，差分走線一般用于高速信號(hào)傳輸當(dāng)中，可以有效減少干擾。差分走線是在需要進(jìn)行差分阻抗匹配的時(shí)候才能夠使用，此外，等長(zhǎng)匹配的時(shí)候也可以用，但僅僅只是用于等長(zhǎng)而已。
差分走線有哪些優(yōu)勢(shì)呢
1、能有效抑制EMI；
2、抗干擾能力強(qiáng)；
3、時(shí)序定位精確。
本文綜合整理自青青河邊草er、百度網(wǎng)友3a080c612、瀛洲煙雨
責(zé)任編輯：lq6
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
pcb
+關(guān)注
關(guān)注
4407文章
23886瀏覽量
424513 -
阻抗
+關(guān)注
關(guān)注
17文章
988瀏覽量
49268 -
高速信號(hào)
+關(guān)注
關(guān)注
1文章
267瀏覽量
18507 -
差分走線
+關(guān)注
關(guān)注
0文章
33瀏覽量
13133
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
淺談晶振在PCB設(shè)計(jì)中的要點(diǎn)
在電路設(shè)計(jì)中，系統(tǒng)晶振時(shí)鐘頻率很高，干擾諧波出來的能量也強(qiáng)，諧波除了會(huì)從輸入與輸出兩條線導(dǎo)出來外，也會(huì)從空間輻射出來，這也導(dǎo)致在PCB設(shè)計(jì)
單片機(jī)的差分信號(hào)到底是什么？
電路板中會(huì)看到差分信號(hào)的電路排得非常的近而且緊密的平行線。因?yàn)?b class='flag-5'>差分信號(hào)在傳輸過程中難免不遇到其他的干擾信號(hào)，大家可以想象到把兩根
發(fā)表于 11-12 06:44
PCB設(shè)計(jì)中單點(diǎn)接地與多點(diǎn)接地的區(qū)別與設(shè)計(jì)要點(diǎn)
一站式PCBA加工廠家今天為大家講講PCB設(shè)計(jì)中的單點(diǎn)接地與多點(diǎn)接地有什么區(qū)別?單點(diǎn)接地與多點(diǎn)接地區(qū)別與設(shè)計(jì)要點(diǎn)。在PCB設(shè)計(jì)
別蒙我，PCB板上這幾對(duì)高速走線怎么看我都覺得一樣！
的影響。對(duì)于PCB設(shè)計(jì)工程師來說其實(shí)也不再是簡(jiǎn)單的拉通走線就完事了哈。最好需要自己懂一點(diǎn)SI相關(guān)的理論，才能摳出比別人性能更好的走線細(xì)節(jié)，當(dāng)然這不是件容易的事情，畢竟當(dāng)局者迷旁觀者清，
發(fā)表于 06-09 14:34
allegro軟件走線命令下參數(shù)不顯示如何解決
在PCB設(shè)計(jì)中，走線命令是頻繁使用的功能之一。執(zhí)行走線命令后，通常會(huì)在Options面板
PCB設(shè)計(jì)，輕松歸檔，效率倍增！
PCB設(shè)計(jì)一鍵歸檔簡(jiǎn)化流程，提升效率，一鍵歸檔，盡在掌握！在電子產(chǎn)品設(shè)計(jì)領(lǐng)域，PCB設(shè)計(jì)工作完成后，需要輸出不同種類的文件給到
PCB設(shè)計(jì)100問
(signal integrity)及時(shí)間延遲(timing
delay)。
8、如何處理實(shí)際布線中的一些理論沖突的問題
純分享貼，有需要可以直接下載附件獲取完整資料！
（如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評(píng)論支持一下哦
發(fā)表于 05-21 17:21
原理圖和PCB設(shè)計(jì)中的常見錯(cuò)誤
在電子設(shè)計(jì)領(lǐng)域，原理圖和PCB設(shè)計(jì)是產(chǎn)品開發(fā)的基石，但設(shè)計(jì)過程中難免遇到各種問題，若不及時(shí)排查可能影響電路板的性能及可靠性，本文將列出原理圖和PCB設(shè)計(jì)
高頻PCB設(shè)計(jì)中出現(xiàn)的干擾分析及對(duì)策
隨著頻率的提高,將出現(xiàn)與低頻PCB設(shè)計(jì)所不同的諸多干擾，歸納起來，主要有電源噪聲、傳輸線干擾、耦合、電磁干擾(EM)四個(gè)方面。通過分析高頻PCB的各種干擾問題,結(jié)合工作中實(shí)踐,提出了有
發(fā)表于 04-29 17:39
PCB設(shè)計(jì)中容易遇到的問題
印制電路板（PCB）設(shè)計(jì)是電子產(chǎn)品開發(fā)中的關(guān)鍵環(huán)節(jié)，其質(zhì)量直接影響產(chǎn)品的性能和可靠性。下面將分享幾個(gè)PCB設(shè)計(jì)中容易遇到的問題，提供其解決方案，希望對(duì)小伙伴們有所幫助。
SMT貼片前必知！PCB設(shè)計(jì)審查全攻
一站式PCBA打樣工廠今天為大家講講PCB貼片加工廠家對(duì)PCB設(shè)計(jì)進(jìn)行審查和確認(rèn)需關(guān)注哪些問題?SMT貼片加工前的PCB設(shè)計(jì)審查流程。在SM
PCB設(shè)計(jì)丨AUDIO音頻接口
不要在耳機(jī)座子、功放芯片以及喇叭座子下面穿過 ，以影響信號(hào)質(zhì)量。
四、AUDIO音頻接口PCB可制造性設(shè)計(jì)
1、阻抗線
在制造過程中阻抗線
發(fā)表于 03-19 14:31
PCB Layout中的三種走線策略
。
2． 差分走線差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來越
發(fā)表于 03-13 11:35
【PCB】四層電路板的PCB設(shè)計(jì)
電流不應(yīng)流經(jīng)低速器件。
⑤在電源地線之間加上去耦電容，以提高電源回路的抗干擾能力。
4 具體實(shí)例
以下實(shí)例是基于ARM、自主移動(dòng)的嵌入式系統(tǒng)核心板的PCB設(shè)計(jì)。
部分內(nèi)容截取......（如果內(nèi)容有幫助麻煩回帖支持一下哦~）
發(fā)表于 03-12 13:31
工商網(wǎng)監(jiān)
評(píng)論