說(shuō)起debug(調(diào)試)，這可能是令所有開(kāi)發(fā)者抓狂且繞不開(kāi)的永恒話題，相信每個(gè)驗(yàn)證開(kāi)發(fā)者都有很多debug經(jīng)歷可以吐槽，因?yàn)檫@確實(shí)是一個(gè)似乎看不到盡頭的艱難挑戰(zhàn)。

調(diào)試的過(guò)程極為復(fù)雜且結(jié)果不可預(yù)測(cè)：首先通過(guò)對(duì)RTL或者門(mén)級(jí)模型輸入激勵(lì)來(lái)驗(yàn)證模型是否按預(yù)期運(yùn)行。如果未按預(yù)期運(yùn)行，則該事件將被標(biāo)記為錯(cuò)誤。如果錯(cuò)誤發(fā)生在驗(yàn)證平臺(tái)，很有可能需要重寫(xiě)代碼或重新運(yùn)行，如果錯(cuò)誤發(fā)生在設(shè)計(jì)中，對(duì)于比較淺顯的錯(cuò)誤還好說(shuō)，運(yùn)行幾個(gè)仿真周期就可以找到，但若錯(cuò)誤非常極端且隱蔽，則可能要運(yùn)行數(shù)百萬(wàn)個(gè)仿真周期。由于bug所在位置和涉及的代碼行數(shù)的不同，找出bug的時(shí)間自然也會(huì)大不相同。

因此，擴(kuò)大調(diào)試的覆蓋范圍、提高調(diào)試過(guò)程的速度和準(zhǔn)確性，是最需要解決的驗(yàn)證挑戰(zhàn)之一。我們將在下文中分享如何利用調(diào)試工具，以及先進(jìn)的調(diào)試技術(shù)幫助開(kāi)發(fā)者簡(jiǎn)化整個(gè)調(diào)試過(guò)程。

是什么導(dǎo)致了芯片調(diào)試的復(fù)雜性?

在人工智能(AI)、機(jī)器學(xué)習(xí)(ML)和高性能計(jì)算(HPC)等新興應(yīng)用的推動(dòng)下，芯片變得越來(lái)越大且越來(lái)越復(fù)雜，調(diào)試難度也急劇增加。

目前我們已經(jīng)實(shí)現(xiàn)了：

芯片由數(shù)百個(gè)IP模塊和子系統(tǒng)組成(包括復(fù)雜的協(xié)議和內(nèi)存)，部分由內(nèi)部開(kāi)發(fā)，部分通過(guò)現(xiàn)貨購(gòu)買

不同模塊和電源域之間，硬件和嵌入式軟件之間實(shí)現(xiàn)更復(fù)雜的交互

各種新的、特定領(lǐng)域的架構(gòu)

芯片尺寸是影響調(diào)試復(fù)雜性的因素之一，但對(duì)調(diào)試過(guò)程影響更大的是芯片功能。比如，在小規(guī)模設(shè)計(jì)中可能需要數(shù)千個(gè)并行發(fā)生的不同事件來(lái)對(duì)特定條件進(jìn)行仿真，要隔離漏洞就需要檢查這些并行事件以確定問(wèn)題到底出在哪里。芯片的終端應(yīng)用也會(huì)影響調(diào)試過(guò)程。例如，用于手機(jī)的低功耗芯片的設(shè)計(jì)與嵌入式處理器的設(shè)計(jì)就大不相同。對(duì)于嵌入式處理器設(shè)計(jì)，開(kāi)發(fā)者可能會(huì)希望借助RTL來(lái)調(diào)試C語(yǔ)言/匯編代碼，而在低功耗設(shè)計(jì)中，當(dāng)設(shè)計(jì)的一部分電路掉電后，便可插入處理器設(shè)計(jì)中未使用的隔離單元或其他功耗保持技術(shù)。

因此智能的調(diào)試工具是必須的，尤其對(duì)于汽車等對(duì)功能安全合規(guī)性要求極高的應(yīng)用來(lái)說(shuō)，精細(xì)的調(diào)試更加重要。

AI加速鎖定

讓芯片設(shè)計(jì)失敗的罪魁禍?zhǔn)?/p>

要找到芯片設(shè)計(jì)中的bug并非易事，原因之一是需要分析和理解的信號(hào)太多了。如果沒(méi)有好用的功能調(diào)試工具就有可能需要進(jìn)行成千上萬(wàn)次的仿真和測(cè)試來(lái)驗(yàn)證設(shè)計(jì)，而且每一次測(cè)試都會(huì)產(chǎn)生大量數(shù)據(jù)，必須要進(jìn)一步分析才能從中找出漏洞，這就是為什么說(shuō)開(kāi)發(fā)者一般會(huì)進(jìn)入一個(gè)沒(méi)完沒(méi)了的調(diào)試周期，調(diào)試效率比較低。

而事實(shí)證明，在效率方面，AI和ML一直具備顯著優(yōu)勢(shì)，它們能夠快速地從大量數(shù)據(jù)中發(fā)現(xiàn)問(wèn)題核心，AI增強(qiáng)的調(diào)試器可以根據(jù)它們的特征對(duì)錯(cuò)誤進(jìn)行分段，并生成一個(gè)更易于管理的數(shù)字來(lái)預(yù)估根本原因。

現(xiàn)在，通過(guò)使用基于ML的Verdi回歸調(diào)試自動(dòng)化技術(shù)，這些暢想將得以實(shí)現(xiàn)。

Verdi讓芯片調(diào)試更加省時(shí)省力

新思科技通過(guò)Verdi自動(dòng)化調(diào)試系統(tǒng)(Verdi SoC調(diào)試平臺(tái)的核心)為所有設(shè)計(jì)和驗(yàn)證流程提供全面調(diào)試。該系統(tǒng)具有20億門(mén)級(jí)的設(shè)計(jì)容量，并定期更新，增加新功能。Verdi自動(dòng)化調(diào)試系統(tǒng)通?？梢詼p少50%以上的調(diào)試時(shí)間，開(kāi)發(fā)者因此可以將更多精力集中在其他更重要的任務(wù)中。此外，Verdi系統(tǒng)的高效率還可以支持開(kāi)發(fā)者跨域、跨抽象級(jí)別進(jìn)行查找及修復(fù)bug。

Verdi自動(dòng)調(diào)試系統(tǒng)是新思科技 Verification Continuum的一部分。新思科技Verification Continuum是一系列解決方案的組合，旨在幫助開(kāi)發(fā)者在早期快速發(fā)現(xiàn)設(shè)計(jì)缺陷，更早開(kāi)始對(duì)系統(tǒng)進(jìn)行驗(yàn)證。

結(jié) 語(yǔ)

開(kāi)發(fā)者通常面臨著復(fù)雜調(diào)試和上市時(shí)間等多重壓力，我們完全可以將勞動(dòng)密集型任務(wù)自動(dòng)化，通過(guò)先進(jìn)的調(diào)試技術(shù)——Verdi自動(dòng)調(diào)試系統(tǒng)來(lái)實(shí)現(xiàn)全面覆蓋高效調(diào)試以及簡(jiǎn)便應(yīng)用等調(diào)試需求，徹底破解難題，加速芯片上市。

原文標(biāo)題：快、準(zhǔn)、狠，Verdi 自動(dòng)解決 debug 難題，釋放芯片生產(chǎn)力

文章出處：【微信公眾號(hào)：新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯：湯梓紅