函數(shù)信號(hào)發(fā)生器的實(shí)現(xiàn)有2種方法：

1：采用外部DDS時(shí)鐘+sdram+da的方法實(shí)現(xiàn)，這樣需要PC機(jī)下載波形點(diǎn)數(shù)到FPGA中，然后控制DDS產(chǎn)生需要的時(shí)鐘，它的優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單，缺點(diǎn)是不能快速的產(chǎn)生波形，同時(shí)在低頻的情況下，性噪比不是特別好。

2：采用FPGA+DA的方法實(shí)現(xiàn)。這個(gè)的做法復(fù)雜很多，其中安捷倫的信號(hào)源就是這樣做法，在這里著重說一下這個(gè)的實(shí)現(xiàn)方法。

1）：正弦波可以采用FPGA內(nèi)部的DDS或者cordic算法實(shí)現(xiàn)，這個(gè)根據(jù)需求與FPGA資源進(jìn)行決定。

2）：方法是實(shí)現(xiàn)第二難的部分，由于DDS的誤差累計(jì)，采用簡(jiǎn)單的等于以及不等于的方法會(huì)產(chǎn)生很大的相位抖動(dòng)，就是說的累加到倍數(shù)或者小數(shù)部分，因此需要對(duì)這部分進(jìn)行算法上的處理，最簡(jiǎn)單的算法就是差值處理。

3）：三角波/斜波采用方波算法后，找出兩個(gè)折線，就可以實(shí)現(xiàn)。

4）：脈沖產(chǎn)生，這部分是最難的部分，它必須根據(jù)方波來擬合出公式來滿足，占空比，上升沿，下降沿，脈寬等參數(shù)。

5）：pn碼，這個(gè)比較容易實(shí)現(xiàn)，采用m序列就可以很好的產(chǎn)生了。

6）：高斯帶限噪聲，可以先生成一個(gè)白噪聲+濾波器的方法，濾波器的系數(shù)采用matlab來產(chǎn)生，通過降低clk來降低帶寬。

7）：任意波發(fā)生器，采用PC下載到FPGA內(nèi)部的存儲(chǔ)器的方法，采用插值算法可以實(shí)現(xiàn)任意碼元速率的輸出

上述就是關(guān)于函數(shù)信號(hào)發(fā)生器的實(shí)現(xiàn)方法，您在使用中還有其他問腿，歡迎登錄安泰測(cè)試官網(wǎng)。

審核編輯：符乾江