越來越多的設(shè)備都配備顯示器，包括冰箱、智能手表和汽車。用戶期望在任何介質(zhì)上都能夠以零抖動的方式實現(xiàn)清晰的播放。即使采用不同的標(biāo)準(zhǔn)，也可以使用橋接集成電路（IC）來做到這一點。

低壓差分信號技術(shù)（LVDS）是快速傳輸大量數(shù)據(jù)最知名的差分方法，傳輸速率高達(dá)每秒數(shù)Gbit，因而可以處理圖像和視頻內(nèi)容。LVDS技術(shù)是NationalSemiconductor（編者注：已被TI收購）開發(fā)的，美國電子工業(yè)協(xié)會（EIA）將其標(biāo)準(zhǔn)化為EIA－644規(guī)范。這是許多IC供應(yīng)商都在使用的自由開放的標(biāo)準(zhǔn)規(guī)范。

LVDS是一項高效節(jié)能的單向連接技術(shù)，該技術(shù)使用兩條銅纜之間的電壓差來傳輸信息。LVDS發(fā)送器基于四個串行差分線對之上的輸入時鐘，對多達(dá)24位數(shù)據(jù)進(jìn)行編碼（見圖1），終止電阻可防止信號反射回信號源。

由于LVDS可在3．3V以下的低電壓下工作，因而所需的電流極少，并且僅產(chǎn)生較小的電磁干擾。差分工作方式消除了產(chǎn)生電磁波的共模電壓。LVDS僅描述物理級別；以LVDS為基礎(chǔ)，出現(xiàn)了其他幾種通信標(biāo)準(zhǔn)，包括FPD－Link（平板顯示器）、FPD－LinkII和III、MIPI（移動行業(yè)處理器接口）和DVP（數(shù)字視頻端口）。

圖1：具有單一LVDS通道的嵌入式時鐘串時器

帶有FPD－Link的LVDS

當(dāng)我們談?wù)揕VDS時，通常指的是FPD結(jié)構(gòu)LVDS。FPD－Link是NationalSemiconductor連同LVDS一起開發(fā)的，至今仍是筆記本電腦、平板電腦或LCD電視及其顯示器之間傳輸圖形和視頻數(shù)據(jù)的標(biāo)準(zhǔn)。

FPD－Link芯片組由支持18位和24位彩色顯示屏的發(fā)送器（TTL到LVDS）和接收器（LVDS到TTL）組成。在TTL級別，將來自圖形控制器的RGB數(shù)據(jù)和控制數(shù)據(jù)傳輸?shù)紽PD－Link發(fā)送器的輸入。它充當(dāng)并行TTL數(shù)據(jù)的多路復(fù)用器（mux），并將其轉(zhuǎn)換為串行LVDS標(biāo)準(zhǔn)數(shù)據(jù)。LVDS數(shù)據(jù)通過將主板連接到顯示器的線纜發(fā)送到發(fā)送器。在顯示屏的FPDLink接收器上，它們經(jīng)過反序列化（解復(fù)用）操作，這意味著LVDS信號數(shù)據(jù)轉(zhuǎn)換回到TTL信號格式，并發(fā)送到時序控制器的輸入。通過多路并行TTL信號的復(fù)用操作，允許通過窄帶接口傳輸更高速率數(shù)據(jù)。這樣，還可以滿足高帶寬通信的要求。

圖2顯示了具有4根LVDS線對的FPD－Link結(jié)構(gòu)。4根電纜中的3根用于傳輸圖形和視頻信號，而第4根電纜用于傳輸LVDS時鐘信號。多路復(fù)用器電路將并行的圖形和視頻信號串行化，并通過差分對進(jìn)行傳輸。因此，與需要22根電纜的其他方案相比，這個方案僅需要3根電纜，并且改善了電磁兼容性。

FPD－Link芯片組具有下降沿和上升沿，以及可編程的數(shù)據(jù)導(dǎo)入功能，可提供配合各種圖形和LCD面板控制器的便捷接口。5V或3．3V芯片組支持（20～65）MHz頻率范圍。

圖2：具有4個LVDS線對的FPD系統(tǒng)

MIPI

MIPI聯(lián)盟已經(jīng)規(guī)定了移動網(wǎng)絡(luò)設(shè)備中的六種類型接口：物理層、多媒體、芯片對芯片或進(jìn)程間通信、設(shè)備控制和數(shù)據(jù)管理、系統(tǒng)調(diào)試以及軟件集成。每個規(guī)范都滿足這些設(shè)備的最重要要求：低能耗、高帶寬和低電磁干擾。

顯示器串行接口（DSI）和DSI－2是1個或多個顯示器與應(yīng)用處理器之間的MIPI接口。它們定義了串行總線和通信協(xié)議，用于主機(jī)、圖像數(shù)據(jù)源和目標(biāo)應(yīng)用之間的數(shù)據(jù)傳輸。它們的開發(fā)目的是為移動設(shè)備（如智能手機(jī)、筆記本電腦和平板電腦、可穿戴設(shè)備、增強(qiáng)現(xiàn)實應(yīng)用和車輛儀表板）實現(xiàn)低成本的顯示控制器。

在物理層，DSI規(guī)定了串行點對點高速差分信號總線。它包含一個高速時鐘通道和一個或幾個數(shù)據(jù)通道。由于使用差分信號，每個通道覆蓋兩條線纜。除第一個數(shù)據(jù)通道（通道0）之外，所有通道都從DSI主機(jī)運行到DSI設(shè)備。它具有總線翻轉(zhuǎn)操作（BTA）能力，可以使傳輸方向反轉(zhuǎn)。當(dāng)使用多個通道時，它們并行傳輸數(shù)據(jù)，因此當(dāng)使用4個通道時，可以同時傳輸4位數(shù)據(jù)。

這項連接可在低功耗模式或高速模式下運行，能夠以最低的延遲完成兩種模式之間的轉(zhuǎn)換。在低功耗模式下，最大速率時鐘被禁用，信號時鐘信息被嵌入到數(shù)據(jù)中。數(shù)據(jù)速率不足以控制顯示，但可以用于發(fā)送配置信息和命令。

在高速模式下，高速時鐘信號用于數(shù)十兆赫茲至幾千兆赫茲頻率范圍，作為數(shù)據(jù)通道的位時鐘。時鐘速率取決于顯示器的要求。由于信號輸出只需要低電壓，且數(shù)據(jù)可以并行傳輸，因此，可以使用最小的功率運行高速模式。

圖3：物理層D－PHY將應(yīng)用處理進(jìn)程連接至顯示器

其他DSI層

在通道管理方面，發(fā)送器根據(jù)帶寬要求將發(fā)送的數(shù)據(jù)分布在4個通道中的1個或幾個上。對于映射（確定在哪個通道上傳輸哪個位數(shù)據(jù)的方法），視頻電子標(biāo)準(zhǔn)協(xié)會（VESA）和日本電子工業(yè)發(fā)展協(xié)會（JEIDA）已經(jīng)建立了成熟的標(biāo)準(zhǔn)。

低層協(xié)議層定義了如何將位和字節(jié)數(shù)據(jù)組織為數(shù)據(jù)包，以及哪些位構(gòu)成報頭和有效負(fù)荷。這也是執(zhí)行錯誤檢查操作的地方。在應(yīng)用級別，來自下一層的數(shù)據(jù)最終會轉(zhuǎn)換為像素或命令。

LVDS對比MIPIDSI

比較LVDS和MIPIDSI，兩者僅有1個共同點：都使用4個通道。然而，LVDS僅傳輸視頻／圖像信號，使用標(biāo)準(zhǔn)面板工作組（SPWG）或JEIDA標(biāo)準(zhǔn)將RGB－TTL信號轉(zhuǎn)換為LVDS信號。另一方面，MIPIDSI不僅可以傳輸視頻／圖像數(shù)據(jù)，還可以傳輸命令信號。MIPIDSI也可以根據(jù)特定的握手序列和規(guī)則來控制兩種信號。

DSI和LVDS之間的橋梁

如果應(yīng)用過程不支持其中一種標(biāo)準(zhǔn)或者沒有足夠的通道來連接顯示模塊，則可以使用橋接IC在處理器的視頻輸出與顯示模塊、攝像頭或其他外圍設(shè)備顯示器的輸入之間創(chuàng)建相應(yīng)的接口。這樣就可以將應(yīng)用進(jìn)程連接到各個顯示器，而不必重新開發(fā)整個系統(tǒng)。

東芝公司提供一系列橋接集成電路（IC）產(chǎn)品，它們適用于消費類、工業(yè)和汽車應(yīng)用，例如智能手表、平板電腦、超級本電腦、4KUHD顯示器、智能電視、可穿戴設(shè)備、攝像頭、游戲配件、頭戴式顯示器（HDM）、LCD、I／O端口擴(kuò)展和POS應(yīng)用。

DSI－LVDS橋接IC能夠通過DSI鏈接來控制LVDS兼容顯示器，這些顯示器支持24位像素分辨率。TC358771XBG和TC358774XBG型號在DSISingleLink上支持分辨率為1600×1200像素的經(jīng)典4∶3（UXGA，超擴(kuò)展圖形陣列）顯示。TC358772XBG和TC358775XBG型號則支持WUXGA（寬超擴(kuò)展圖形陣列），可通過DSIDualLink進(jìn)行16∶10格式、1920×1200像素分辨率顯示。橋接IC還支持由DSI鏈路控制的I2C主設(shè)備，用作與其他控制功能連接的I2C接口。

這些橋接IC使用LVDS標(biāo)準(zhǔn)在135MHz下工作，而在DSI標(biāo)準(zhǔn)中，其每條通道的傳輸速率最高為1Gbit／s，支持視頻輸入格式RGB565／666／888。通過基于環(huán)境光來優(yōu)化LCD顯示器的背光照明，這些橋接IC可以幫助減少移動設(shè)備的功耗。

總結(jié)

對于不支持DSI的設(shè)計，開發(fā)人員可以通過東芝橋接IC等產(chǎn)品利用DSI的優(yōu)勢（低功耗、低像素數(shù)據(jù)速率和低組件成本），從而在這個迅速發(fā)展的市場中獲得他們需要的靈活性優(yōu)勢。