IC設(shè)計(jì)工作的未來是什么？AI會(huì)取代IC設(shè)計(jì)師嗎？這些是我最近參加的許多技術(shù)會(huì)議上反復(fù)提出的問題。每個(gè)有效的 AI 算法的基礎(chǔ)都是由智能 IC 設(shè)計(jì)師團(tuán)隊(duì)設(shè)計(jì)的電子芯片。具有諷刺意味的是，IC 設(shè)計(jì)師可能正在設(shè)計(jì)可能取代他們工作的技術(shù)。如果這是真的，那將是一個(gè)令人生畏的前景。然而，通過審視 IC 設(shè)計(jì)的過去和現(xiàn)在，我們可以認(rèn)識到今天的 IC 設(shè)計(jì)與過去不同。同時(shí)，我們也可以意識到 IC 設(shè)計(jì)工作不太可能消失。但是，他們絕對會(huì)轉(zhuǎn)變并變得更加參與。

自動(dòng)化、低效率和需求

首先，行業(yè)中有三種模式需要識別：自動(dòng)化、低效率和需求。首先，當(dāng)今的 IC 設(shè)計(jì)人員正在使用大量的自動(dòng)化技術(shù)。當(dāng)今機(jī)器的仿真能力直接繼承自昨天具有競爭力的 IC 解決方案。也就是說，過去的IC設(shè)計(jì)工作現(xiàn)在都實(shí)現(xiàn)了自動(dòng)化。自動(dòng)化趨勢使 IC 設(shè)計(jì)人員能夠在綜合層次結(jié)構(gòu)中向上移動(dòng)。我們現(xiàn)在能夠制作非常復(fù)雜的解決方案，因?yàn)槲覀冋诶梦覀兛捎玫膭?chuàng)新自動(dòng)化技術(shù)。

其次，還有許多 IC 效率低下的問題仍未解決。例如，在射頻設(shè)計(jì)中，通信還不是全雙工的，天線仍然在芯片外。如果這項(xiàng)技術(shù)得到發(fā)展，通信速度將提高一倍，射頻模塊會(huì)更小。像這樣的技術(shù)問題仍然需要不斷的創(chuàng)新和關(guān)注。

第三，自動(dòng)化和低效率模式的結(jié)合對聰明的 IC 設(shè)計(jì)人員提出了巨大的需求，以解決未解決的問題。我們已經(jīng)知道如何設(shè)計(jì) 20dBm PA，那么為什么不讓機(jī)器為我們完成這項(xiàng)任務(wù)呢？流程自動(dòng)化為設(shè)計(jì)團(tuán)隊(duì)留出更多時(shí)間和資源來解決新問題。對設(shè)計(jì)師的需求將保持穩(wěn)定，直到?jīng)]有剩余的 RF 和 IC 效率低下。此外，隨著自動(dòng)化程度的提高，該領(lǐng)域的 IC 設(shè)計(jì)人員將擁有更多有趣的頭腦風(fēng)暴解決方案，因?yàn)楣ぷ髦械膭趧?dòng)密集型方面被消除了。從本質(zhì)上講，隨著突破的發(fā)生，IC 設(shè)計(jì)工作不斷被重新定義，這種轉(zhuǎn)變也將延續(xù)到未來。

從我們的過去學(xué)習(xí)

為了了解設(shè)計(jì)的演變，我采訪了 Silicon Labs 的兩位資深 IC 設(shè)計(jì)師。我們觸及了他們對 IC 設(shè)計(jì)的最早記憶，并僅使用回憶和意見來討論他們對行業(yè)未來的愿景，而不是依賴隨附的文檔。

我采訪的第一位設(shè)計(jì)師是 Silicon Labs 的研究員。他分享的第一個(gè)見解是，他設(shè)計(jì)的第一個(gè)電路是差分運(yùn)算放大器和 20 階開關(guān)電容濾波器。整個(gè)模擬芯片大約 30 平方毫米，大約有 5，000 個(gè)晶體管。相比之下，今天的芯片帶有數(shù)十個(gè)運(yùn)算放大器和濾波器，晶體管數(shù)量可能在數(shù)億甚至更多。我們肯定在短短幾十年內(nèi)就轉(zhuǎn)向了更復(fù)雜的設(shè)計(jì)。我的同事還描述了設(shè)計(jì)師在他剛開始職業(yè)生涯時(shí)可以使用的技術(shù)，他說如何在帶有綠屏的泰克圖形終端上完成布局，這實(shí)際上是一個(gè)大存儲(chǔ)范圍。終端沒有顏色，但設(shè)計(jì)師使用一層金屬和一層用于布線的多晶硅。今天，設(shè)計(jì)人員可以訪問許多層進(jìn)行布線以創(chuàng)建設(shè)備?，F(xiàn)在在布局中使用無色顯示器聽起來像是項(xiàng)目自殺企圖！

我從另一位工程師那里聽到了類似的觀點(diǎn)，他詳細(xì)闡述了他使用泰克顯示器的經(jīng)驗(yàn)，解釋了顯示器如何消耗大約 1kW、大約 4 英尺高、具有持久圖形的綠色屏幕和 2 個(gè)用于 XY 輸入的指輪。指輪布置效果很好，顯示器由一根 140kbps 電纜驅(qū)動(dòng)，該電纜被粘在地板上，從計(jì)算機(jī)中心房間穿過大廳。他還告訴我，設(shè)計(jì)師過去常常在文本編輯器上輸入他們的網(wǎng)表。他們將從白板設(shè)計(jì)開始，為節(jié)點(diǎn)編號，然后輸入網(wǎng)表進(jìn)行仿真。目前，我們只能設(shè)計(jì)片上系統(tǒng) （SoC） IC，因?yàn)槲覀冇袌D形用戶界面，允許我們在模擬域中放置和檢查數(shù)千個(gè)晶體管，而不必?fù)?dān)心節(jié)點(diǎn)編號或網(wǎng)表拼寫錯(cuò)誤。在這個(gè)意義上，

（表 1 1980 年代和今天的電路復(fù)雜性比較。）

1980 年代中期的另一個(gè)古老而有趣的 IC 傳統(tǒng)是在芯片級。由于設(shè)計(jì)人員沒有 Layout Versus Schematic Software （LVS），因此他們必須將合理規(guī)模的紙質(zhì)打印輸出一起制作，以創(chuàng)建網(wǎng)絡(luò)。該紙模擬由兩個(gè)或三個(gè)大約 3 英尺寬的打印輸出組成，它們用膠帶粘在地板上或多個(gè)桌子上，以覆蓋相應(yīng)芯片的寬度。從頂級網(wǎng)表中，他們將逐個(gè)網(wǎng)絡(luò)驗(yàn)證與每個(gè)塊網(wǎng)絡(luò)的每個(gè)引腳的連接性，然后用彩色鉛筆標(biāo)記每個(gè)網(wǎng)絡(luò)的“點(diǎn)亮”。雖然考慮到當(dāng)時(shí)的技術(shù)，這似乎是一個(gè)優(yōu)雅的解決方案，但它是不必要的重復(fù)和令人厭煩的。

（圖 2。IC 復(fù)雜性的指數(shù)增長只有在設(shè)計(jì)過程中實(shí)現(xiàn)更多自動(dòng)化才能實(shí)現(xiàn)。）

有趣的是，自動(dòng)化和人工智能對于 IC 設(shè)計(jì)來說并不新鮮，而且根植于過去。正如我們所見，IC 設(shè)計(jì)人員一直依靠自動(dòng)化來降低流程的任務(wù)密集度，但現(xiàn)在系統(tǒng)比以往任何時(shí)候都更加復(fù)雜。但是，某些過程仍然完全由人類大腦完成，例如模擬設(shè)計(jì)。模擬設(shè)計(jì)是使用特定設(shè)備配置確定設(shè)備大小和實(shí)現(xiàn)模擬功能的直觀過程。雖然計(jì)算機(jī)有助于數(shù)學(xué)和估計(jì)電路的工作點(diǎn)，但人類的思維更擅長直觀、智能的設(shè)計(jì)?，F(xiàn)在的問題是，人工智能的最新發(fā)展是否使機(jī)器智能到足以取代 IC 設(shè)計(jì)師？

從這里，我們可以推測一些結(jié)果。首先，這種復(fù)雜設(shè)計(jì)原則的自動(dòng)化應(yīng)該被視為一件好事，機(jī)器應(yīng)該被視為人類思維的延伸。隨著計(jì)算機(jī)變得越來越聰明，人類有更多時(shí)間專注于新概念并達(dá)到新的里程碑。此外，自動(dòng)化設(shè)計(jì)過程已經(jīng)發(fā)生了幾十年。在 1980 年代，我的一位長期設(shè)計(jì)師同事解釋了貝爾實(shí)驗(yàn)室的一些工程師如何成功地自動(dòng)化設(shè)計(jì)運(yùn)算放大器和開關(guān)電容濾波器。他們基本上使用已知的拓?fù)浣Y(jié)構(gòu)，然后使用優(yōu)化方法來選擇組件尺寸。作為一名 IC 設(shè)計(jì)師，我發(fā)現(xiàn)這種自動(dòng)化令人欣慰，因?yàn)槲腋矚g選擇拓?fù)浔澈蟮呐行运季S，而不是優(yōu)化組件的費(fèi)力方面。

人與機(jī)器：機(jī)器的可靠性如何？

我從同事那里了解到的關(guān)于 1980 年代的故事表明，IC 設(shè)計(jì)中確實(shí)需要人類智能。例如，其中一個(gè)故事描述了貝爾實(shí)驗(yàn)室的一個(gè)內(nèi)部數(shù)學(xué)專家小組如何開展一個(gè)關(guān)于應(yīng)用約束和最小化進(jìn)行優(yōu)化所需的模擬路徑數(shù)量的項(xiàng)目。為此，他們采用了帶隙設(shè)計(jì)，目標(biāo)是最大限度地減少 PVT 和失配上輸出電壓的百分比變化，同時(shí)將 PSRR 和功率保持在一定范圍內(nèi)。他們決定將優(yōu)化參數(shù)簡化為 mV 變化而不是百分比變化。幾周后，他們帶著一個(gè)演示文稿回來，并為他們將可變性降低了幾個(gè)數(shù)量級而感到自豪，這最初看起來好得令人難以置信。出奇，

我們應(yīng)該將這一事件的結(jié)果歸咎于機(jī)器還是人類？人類制造的機(jī)器會(huì)像人類一樣犯錯(cuò)，僅僅因?yàn)樗鼈兪俏覀冎圃斓?。這就是為什么在任何自動(dòng)化過程的頂部總是需要人類觀察者的原因。例如，現(xiàn)代計(jì)算速度呈指數(shù)級增長，這使我們能夠運(yùn)行芯片的所有可能變體來確定它是否可以工作。雖然速度很快，但在這個(gè)過程中加入真人可以保證更高的概率檢測到問題——尤其是在模擬系統(tǒng)中。因此，我真的相信我們不能僅僅依靠機(jī)器來檢測問題，因?yàn)閱栴}可以在機(jī)器中持續(xù)存在。我們必須承認(rèn)人類是不完美的，而機(jī)器天生就是不完美的。

我從過去挑選的故事突出了人類與機(jī)器之間的對比。然而，隨著研究人員和企業(yè)家更多地嘗試設(shè)計(jì)過程的自動(dòng)化，類似的情況繼續(xù)發(fā)生。不過，與過去相比，我推測未來自動(dòng)化的發(fā)展將集中在更棘手的問題上，這些問題甚至可能還沒有出現(xiàn)在我們的視野中。

最初，工程師構(gòu)建了更簡單的系統(tǒng)，但承擔(dān)了所有的分析負(fù)擔(dān)。提出新設(shè)計(jì)和構(gòu)建分析模型需要巨大的腦力勞動(dòng)。由于無法使用模擬器和其他自動(dòng)化流程，工程能力僅限于數(shù)千個(gè)晶體管。幸運(yùn)的是，隨著技術(shù)的進(jìn)步，我們可以在幾個(gè)小時(shí)內(nèi)測試想法，而無需建立分析模型。例如，有更多的仿真帶寬來驗(yàn)證十億晶體管 SoC 的功能。

另一方面，隨著復(fù)雜性的增加和芯片變得更加龐大，驗(yàn)證和驗(yàn)證周期也變得更長，因此也更加費(fèi)力。正如我的一位同事喜歡說的那樣，我們將 10% 的時(shí)間用于提出聰明的想法，但我們將 90% 的時(shí)間用于驗(yàn)證所說的想法。

進(jìn)化：我們對就業(yè)市場有何期待？

審視從過去到現(xiàn)在的軌跡，可以建立對未來的推斷，具有令人興奮的可能性。更多的自動(dòng)化為創(chuàng)造性和批判性思維開辟了時(shí)間。也許很快，機(jī)器將能夠復(fù)制設(shè)計(jì)，甚至提出新的設(shè)計(jì)理念。機(jī)器也將參與繁瑣的驗(yàn)證過程。這將為 IC 設(shè)計(jì)人員提供解決“有趣和令人興奮的問題”的奢侈。雖然這些愿景是理想的，但我們不應(yīng)該太渴望人工智能在不久的將來完全接管。作為第一步，人工智能可以開始自動(dòng)化平面規(guī)劃，然后進(jìn)行布局。然后，人工智能可以慢慢向核心設(shè)計(jì)功能爬去，為設(shè)計(jì)師創(chuàng)造更多的精神空間來關(guān)注新的問題。

（圖 3。IC 變得更加復(fù)雜。設(shè)計(jì)師回到創(chuàng)造性任務(wù)，將繁重的流程交給 AI。）

在 IC 設(shè)計(jì)工作方面，團(tuán)隊(duì)合作和協(xié)調(diào)將變得更加重要。設(shè)計(jì)團(tuán)隊(duì)正在成長以應(yīng)對現(xiàn)代 IC 的巨大規(guī)模。工程師和工程功能之間的通信可能會(huì)占用更多帶寬。如果我們想構(gòu)建我們今天夢寐以求的大型系統(tǒng)，未來的 IC 設(shè)計(jì)師將需要成為協(xié)作決策者。解決合作問題也將是一個(gè)教育和文化問題。STEM 學(xué)生不僅需要技術(shù)技能，還需要專注于軟技能和人際交往能力，例如溝通、創(chuàng)造力、想象力和團(tuán)隊(duì)合作。當(dāng)人的頭腦在所有領(lǐng)域受到刺激并與其他偉大的頭腦一起工作時(shí)，它就有能力做出強(qiáng)大的事情。

審核編輯：郭婷