2011 年，英特爾在其 Sandy Bridge 組合圖形微處理器芯片中發(fā)現(xiàn)了一個設計缺陷，該缺陷不僅導致生產(chǎn)嚴重延遲，而且最終導致超過 10 億美元的更換成本和收入損失。如果您正在尋找一個明確的示例，說明為什么在開發(fā)過程的早期發(fā)現(xiàn)錯誤始終是重中之重，那就看看吧。產(chǎn)品召回對所有相關人員來說都是一次糟糕的經(jīng)歷，但僅與召回相關的成本就是噩夢的組成部分。

同時，現(xiàn)代 SoC 環(huán)境的復雜性至少讓這方面的事情變得困難重重。將 SoC 推向市場是一項艱巨的任務，以至于團隊一直在尋找更新、更具創(chuàng)新性的方法來縮短開發(fā)時間。這種情況還提出了將驗證和確認作為一個步驟來從早期設計階段捕獲錯誤的要求。將驗證和確認的巨大任務更緊密地結合在一起對半導體行業(yè)來說是個好消息。

然而，這就是“左移”概念進入對話的地方。顧名思義，“左移”是一系列活動和流程，可以讓設計團隊更好地提前預測和解決下游問題，從而在明天變得更大（更昂貴）之前解決一個小問題。您應該“盡早并經(jīng)常測試”這一理念的核心。它還以一種已被證明可以縮短開發(fā)時間的方式這樣做，因此在每一秒都很重要的過程中不會浪費任何時間。

為什么這很重要

在我們關注“左移”的重要性之前，我們必須首先解決這個過程的早期階段。驗證和確認是創(chuàng)建電子系統(tǒng)的兩個關鍵步驟，但在過去幾年中，它們的角色（以及這些角色如何相互關聯(lián)）發(fā)生了變化。

在現(xiàn)代時代，迫切需要使用戶能夠以一種從早期設計和驗證階段自動生成可供使用的序列的方式描述設備的編程和測試序列，一直到硅后驗證。使用“左移”的核心原理，這個過程現(xiàn)在可以組合成一個單步過程，只需使用便攜式序列發(fā)生器即可同時進行驗證、固件和驗證。 ISequenceSpec 就是這種工具的一個例子，它旨在幫助設計團隊生成規(guī)范所必需的統(tǒng)一 UVM 序列，以便及早經(jīng)常發(fā)現(xiàn)錯誤，并提高跨團隊協(xié)作和溝通的能力。

多虧了像 ISequenceSpec 這樣的解決方案，我們現(xiàn)在看到了一個重要的機會，可以結束驗證和驗證對于目前正在創(chuàng)建的大多數(shù)芯片來說是獨立任務的看法。工程師可以編寫單個序列規(guī)范、生成用于驗證的 UVM 序列、用于驗證的 Verilog 序列以及用于自動測試設備的各種輸出格式的事實至少可以節(jié)省大量時間。

單一規(guī)范格式的一個主要好處是，更深層次的同步現(xiàn)在是開發(fā)各個不同階段之間的保證，從驗證到硅后驗證以及介于兩者之間的一切。這些測試序列不僅是自動生成的（釋放工程資源以將精力集中在其他地方），而且它還提供了寶貴的洞察力，可用于微調(diào)性能并比以往更深入地理解復雜的硬件/軟件交互前。

除此之外，可用的工具通常非常簡單。整個過程通常使用 IP-XACT、SystemRDL 和 XML 等重要標準格式的注冊信息來完成。用戶可以在簡單的編輯器中定義必要的測試序列，然后生成統(tǒng)一的測試序列，從而提高過程的整體效率和最終結果。

隨著技術繼續(xù)快速發(fā)展，我們對 SoC 的看法也必須隨之發(fā)展，尤其是在驗證和確認方面。別搞錯了：這些不再是兩個獨立的概念，事實上，它們已經(jīng)有一段時間了。它們只是同一枚硬幣的兩個面。因此，創(chuàng)建單一規(guī)范格式成為保證流程各個階段之間同步的一種方式，從而保持成品的完整性。

審核編輯：郭婷