91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

提高SoC設(shè)計(jì)中的內(nèi)存性能

星星科技指導(dǎo)員 ? 來源:嵌入式計(jì)算設(shè)計(jì) ? 作者:Gregg Recupero ? 2022-06-09 16:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

無論電子設(shè)備被吹捧為多么新、多么快速或高性能,在用戶的請(qǐng)求和設(shè)備的響應(yīng)之間總是存在輕微的、幾乎無法察覺的延遲。那就是內(nèi)存以 80% 或更低的效率工作。當(dāng)然,用戶仍然認(rèn)為該設(shè)備速度極快,但工程組知道驅(qū)動(dòng)該設(shè)備的片上系統(tǒng) (SoC) 設(shè)計(jì)的性能可能會(huì)更好——實(shí)際上要好得多。

處理器和內(nèi)存之間的高效、流線型通信是每個(gè)工程團(tuán)隊(duì)的夢(mèng)想。這一夢(mèng)想被當(dāng)今 SoC 的高度集成特性所阻撓,它由許多不同的客戶端組成,每個(gè)客戶端都向內(nèi)存子系統(tǒng)生成不同類型的請(qǐng)求流,可能需要數(shù)百個(gè)時(shí)鐘周期的延遲才能訪問。即使是具有多線程能力的單個(gè)客戶端運(yùn)行用于鏈表處理的指針追蹤代碼,也會(huì)產(chǎn)生隨機(jī)的客戶端請(qǐng)求流,并且似乎幾乎沒有引用位置。這使得無法從內(nèi)存子系統(tǒng)或與處理器的有效通信中獲得最佳性能。

所需要的是一種簡化的方式來收集和處理這些明顯隨機(jī)的請(qǐng)求信息,以創(chuàng)建一個(gè)虛擬的參考位置,以實(shí)現(xiàn)更好的決策和更高的效率。一項(xiàng)新技術(shù)——實(shí)際上是嵌入在 SoC 中的知識(shí)產(chǎn)權(quán) (IP) 塊——已準(zhǔn)備好做到這一點(diǎn)。它管理廣泛不同的請(qǐng)求流,以創(chuàng)建一個(gè)虛擬的參考位置,使請(qǐng)求看起來更線性。實(shí)施此類技術(shù)可提高內(nèi)存帶寬,并讓 SoC 從其內(nèi)存子系統(tǒng)中提取最佳性能。

不要與內(nèi)存調(diào)度程序混淆,IP 是一個(gè)內(nèi)存預(yù)取引擎,它通過將相似的請(qǐng)求組合在一起來與內(nèi)存調(diào)度程序一起工作。它分析來自客戶端的多個(gè)并發(fā)請(qǐng)求流,并確定哪些請(qǐng)求應(yīng)該優(yōu)化或預(yù)取,哪些不應(yīng)該。結(jié)果是高命中率和超低錯(cuò)誤獲取率。

一旦客戶端請(qǐng)求被優(yōu)化,它就會(huì)存儲(chǔ)在請(qǐng)求優(yōu)化緩沖區(qū)(一個(gè)保存優(yōu)化客戶端請(qǐng)求的小型微緩存)中,直到客戶端需要它為止。緩沖區(qū)為多個(gè)客戶端接口中的任何一個(gè)提供非阻塞接口,以使峰值響應(yīng)帶寬超過內(nèi)存子系統(tǒng)的帶寬并減少平均內(nèi)存延遲。

支持 AXI 和 OCP 協(xié)議的多客戶端接口可以管理多達(dá) 16 個(gè)客戶端,由設(shè)計(jì)人員在配置技術(shù)時(shí)指定。配置工具將自動(dòng)構(gòu)建指定數(shù)量的客戶端接口,每個(gè)接口獨(dú)立運(yùn)行并能夠支持并發(fā)操作。這允許 IP 為從請(qǐng)求優(yōu)化緩沖區(qū)發(fā)出的任何響應(yīng)發(fā)出多個(gè)并發(fā)客戶端請(qǐng)求。因此,IP 提供的峰值突發(fā)帶寬比底層內(nèi)存子系統(tǒng)提供的更高?;鶞?zhǔn)測試顯示,IP 將讀取延遲從 71% 降低到 78%。

每個(gè)工程組的夢(mèng)想是減少內(nèi)存的延遲,以提高 SoC 中實(shí)現(xiàn)的每個(gè)系統(tǒng)組件的性能,從而在不增加功耗的情況下實(shí)現(xiàn)更快的設(shè)計(jì)。所有電子設(shè)備都可以從改進(jìn)的內(nèi)存子系統(tǒng)中受益,現(xiàn)在有一種使用 IP 塊的有效方法。不再落后!

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20260

    瀏覽量

    252582
  • soc
    soc
    +關(guān)注

    關(guān)注

    40

    文章

    4577

    瀏覽量

    229266
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Microsemi IGLOO2 FPGA與SmartFusion2 SoC FPGA深度剖析

    : M2S025TS-FCS325I.pdf 一、產(chǎn)品概述 Microsemi的IGLOO2 FPGA和SmartFusion2 SoC FPGA是主流的產(chǎn)品系列,它們將基于4輸入查找表(LUT)的FPGA架構(gòu)與集成數(shù)學(xué)模塊、多個(gè)嵌入式內(nèi)存塊以及高
    的頭像 發(fā)表于 02-09 17:20 ?353次閱讀

    FLASH的代碼是如何得到運(yùn)行的呢

    。 ARM-cortex-A系列的SOC(比如Exynos4412):該類SOC更加復(fù)雜,通常有內(nèi)存管理單元(MMU),代碼存儲(chǔ)在nand flash,程序運(yùn)行時(shí),需要先將代碼加載
    發(fā)表于 12-04 08:06

    Altera Agilex 5 D系列FPGA和SoC家族全面升級(jí)

    Agilex 5 D 系列 FPGA 和 SoC 家族全面升級(jí),為端 FPGA 應(yīng)用能力帶來巨大飛躍——邏輯單元、內(nèi)存、DSP/AI 算力提升高達(dá) 2.5 倍,外存帶寬提升高達(dá) 2 倍,輕松駕馭功耗和空間受限環(huán)境
    的頭像 發(fā)表于 11-25 14:42 ?2255次閱讀

    內(nèi)存與數(shù)據(jù)處理優(yōu)化藝術(shù)

    內(nèi)存訪問是程序運(yùn)行的瓶頸之一。減少內(nèi)存訪問次數(shù)可以顯著提高程序的運(yùn)行速度。 在C語言中,指針是直接操作內(nèi)存的利器。使用指針遍歷數(shù)組不僅代碼更簡潔,而且效率更高。例如,用指針直接訪問
    發(fā)表于 11-14 07:46

    Altera Agilex 3 FPGA和SoC產(chǎn)品家族的性能分析

    本文采用嚴(yán)謹(jǐn)?shù)幕鶞?zhǔn)測試方法,對(duì)全新推出的 Agilex 3 FPGA 和 SoC 產(chǎn)品家族進(jìn)行性能分析。該系列專為成本優(yōu)化型應(yīng)用設(shè)計(jì),兼具高性能、高集成度與高可靠性。
    的頭像 發(fā)表于 10-27 09:37 ?748次閱讀

    提高RISC-V在Drystone測試得分的方法

    的設(shè)計(jì)和性能對(duì)運(yùn)行速度有很大的影響。例如,處理器的超標(biāo)量設(shè)計(jì)、亂序執(zhí)行能力、分支預(yù)測準(zhǔn)確性、緩存設(shè)計(jì)等因素都會(huì)影響性能。 時(shí)鐘頻率:高時(shí)鐘頻率可以提高處理器的執(zhí)行速度,從而提高Drys
    發(fā)表于 10-21 13:58

    AUDIO SoC的解決方案

    SoC(片上系統(tǒng))是一種系統(tǒng)級(jí)集成電路。新唐科技的單芯片音頻系統(tǒng)音頻 SoC采用皮質(zhì)-M0/M4內(nèi)核,并采用Arm 皮質(zhì)-M系列處理器的基本創(chuàng)新技術(shù),包括∑△ADC、CODEC、OP、Class D
    發(fā)表于 09-05 08:26

    Altera Agilex? 3 FPGA和SoC FPGA

    3器件將Altera Hyperlex FPGA架構(gòu)集成到這些較小器件,與以前的成本優(yōu)化型系列Cyclone V以及更高速收發(fā)器相比,性能提高了1.9倍,并為LPDDR4增加了內(nèi)存
    的頭像 發(fā)表于 08-06 11:41 ?4173次閱讀
    Altera Agilex? 3 FPGA和<b class='flag-5'>SoC</b> FPGA

    ESP32-P4—具備豐富IO連接、HMI和出色安全特性的高性能SoC

    ESP32-P4搭載雙核RISC-V處理器,擁有 AI指令擴(kuò)展、先進(jìn)的內(nèi)存子系統(tǒng),并集成高速外設(shè)。ESP32-P4專為高性能和高安全的應(yīng)用設(shè)計(jì),充分滿足下一代嵌入式應(yīng)用對(duì)人機(jī)界面支持、邊緣計(jì)算能力
    發(fā)表于 06-30 11:01

    高通SoC陣列服務(wù)器

    、核心技術(shù)特性 架構(gòu)設(shè)計(jì)? 采用ARM架構(gòu)SoC陣列,單節(jié)點(diǎn)集成CPU、GPU/NPU及專用加速單元,通過PCIe 5.0/CXL 2.0實(shí)現(xiàn)高速互聯(lián),支持128節(jié)點(diǎn)彈性擴(kuò)展。 芯片級(jí)3D封裝技術(shù)整合內(nèi)存與存儲(chǔ),帶寬達(dá)TB/s級(jí),顯著提升數(shù)據(jù)吞吐效率。
    的頭像 發(fā)表于 06-03 07:37 ?1271次閱讀

    nRF54系列新一代無線 SoC

    Cortex-M33 處理器,處理能力翻倍,處理效率提高兩倍。 nRF54L 系列的三款無線 SoC 提供多種內(nèi)存大小選擇,最大 1.5 MB NVM,最大 256 KB RAM,
    發(fā)表于 05-26 14:48

    HarmonyOS優(yōu)化應(yīng)用內(nèi)存占用問題性能優(yōu)化四

    的尺寸大小,使其與組件的大小保持一致。這樣可以避免不必要的內(nèi)存浪費(fèi),并提高應(yīng)用程序的性能和效率。開發(fā)者可以使用圖像處理工具來調(diào)整圖像的尺寸大小,從而進(jìn)一步節(jié)省內(nèi)存空間。 本文主要引用參
    發(fā)表于 05-24 17:20

    HarmonyOS優(yōu)化應(yīng)用內(nèi)存占用問題性能優(yōu)化一

    出現(xiàn)崩潰和卡頓的情況。因此,主動(dòng)減少應(yīng)用內(nèi)存的占用對(duì)于整個(gè)系統(tǒng)至關(guān)重要。通過減少應(yīng)用內(nèi)存的占用,可以有效提高應(yīng)用的性能和響應(yīng)速度,節(jié)省系統(tǒng)資源,讓設(shè)備的運(yùn)行效率更高,延長設(shè)備的續(xù)航時(shí)間
    發(fā)表于 05-21 11:27

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    。無論您是高級(jí)自適應(yīng) SoC 開發(fā)人員,還是 CXL 初學(xué)者,第二代 Versal Premium 系列都能提供靈活的 CXL 3.1 子系統(tǒng),非常適合內(nèi)存擴(kuò)展、內(nèi)存池化和內(nèi)存加速應(yīng)用
    的頭像 發(fā)表于 04-24 14:52 ?1287次閱讀
    第二代AMD Versal Premium系列<b class='flag-5'>SoC</b>滿足各種CXL應(yīng)用需求

    iMX8MPlus SoC M7核心是否需要單獨(dú)的RAM內(nèi)存?

    對(duì)于 iMX8MPlus SoC ,M7 核心是否需要單獨(dú)的 RAM 內(nèi)存?或者是否有用于 M7內(nèi)核的內(nèi)部 SRAM?
    發(fā)表于 03-28 08:03