91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

智原發(fā)布FPGA-Go-ASIC驗(yàn)證平臺(tái) 協(xié)助客戶加速進(jìn)行電路設(shè)計(jì)與系統(tǒng)驗(yàn)證

智原科技 ? 來源:智原科技 ? 作者:智原科技 ? 2022-07-29 10:08 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)今日發(fā)布FPGA-Go-ASIC驗(yàn)證平臺(tái)。該平臺(tái)包含SoCreative! SoC驗(yàn)證平臺(tái)與附帶的FPGA原型平臺(tái),協(xié)助客戶加速進(jìn)行電路設(shè)計(jì)與系統(tǒng)驗(yàn)證。結(jié)合智原完善的FPGA-Go-ASIC服務(wù),客戶得以更快速地開發(fā)產(chǎn)品并能有效地降低成本且增加芯片效能。

智原透過對(duì)于IP開發(fā)整合的專業(yè)搭配自有IP的多樣性,事先整合與驗(yàn)證大多數(shù)SoC需要的IP到此驗(yàn)證平臺(tái)中,使客戶能夠大幅減少硬件驗(yàn)證除錯(cuò)和軟件開發(fā)時(shí)間。該平臺(tái)采用Arm Cortex-A/M CPU、PCIe、LVDS、DDR等多種經(jīng)過硅驗(yàn)證的高速接口IP、系統(tǒng)周邊IP并整合操作系統(tǒng)軟件和驅(qū)動(dòng)程序在內(nèi)的全方位軟硬件解決方案;客戶可以輕松地將自己的電路設(shè)計(jì)整合到FPGA原型平臺(tái)中,并通過PCIe接口連接SoC平臺(tái)進(jìn)行全系統(tǒng)驗(yàn)證。

智原科技營(yíng)運(yùn)長(zhǎng)林世欽表示:“智原的FPGA-Go-ASIC驗(yàn)證平臺(tái)能夠協(xié)助客戶降低FPGA轉(zhuǎn)換的阻礙。智原的FPGA-Go-ASIC服務(wù)已成功用于多個(gè)項(xiàng)目,藉由此平臺(tái),我們?yōu)镕PGA-Go-ASIC客戶再次提供了重要的附加價(jià)值,不局限于應(yīng)用,讓FPGA轉(zhuǎn)換到ASIC的過程得以更快速且無縫接軌。”

關(guān)于智原科技

智原科技(Faraday Technology Corporation, TWSE: 3035)為專用集成電路(ASIC)設(shè)計(jì)服務(wù)暨知識(shí)產(chǎn)權(quán)(IP)研發(fā)銷售領(lǐng)導(dǎo)廠商,通過ISO 9001與ISO 26262認(rèn)證,總公司位于臺(tái)灣新竹科學(xué)園區(qū),并于中國(guó)大陸、美國(guó)與日本設(shè)有研發(fā)、營(yíng)銷據(jù)點(diǎn)。重要的IP產(chǎn)品包括:I/O、標(biāo)準(zhǔn)單元庫、Memory Compiler、兼容ARM指令集CPU、LPDDR4/4X、DDR4/3、MIPI D-PHY、V-by-One、USB 3.1/2.0、10/100 Ethernet、Giga Ethernet、SATA3/2、PCIe Gen4/3、28G可編程高速SerDes,以及數(shù)百個(gè)外設(shè)數(shù)字及混合訊號(hào)IP。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22415

    瀏覽量

    636544
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6742

    文章

    2703

    瀏覽量

    219553
  • 智原
    +關(guān)注

    關(guān)注

    0

    文章

    9

    瀏覽量

    7992

原文標(biāo)題:智原發(fā)布FPGA-Go-ASIC驗(yàn)證平臺(tái) 加速FPGA轉(zhuǎn)換ASIC

文章出處:【微信號(hào):faradaytech,微信公眾號(hào):智原科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    RDMA設(shè)計(jì)36:驗(yàn)證環(huán)境設(shè)計(jì)

    設(shè)計(jì)中,AXI4 總線用于 DUT 與系統(tǒng)內(nèi)存的連接,負(fù)責(zé)進(jìn)行數(shù)據(jù)傳輸。其由 DUT 驅(qū)動(dòng),并不需要驗(yàn)證平臺(tái)產(chǎn)生額外的激勵(lì)。此復(fù)合體包含一個(gè) Monitor,用于將總線信號(hào)轉(zhuǎn)換為 AX
    發(fā)表于 02-04 15:22

    RDMA設(shè)計(jì)35:基于 SV 的驗(yàn)證平臺(tái)

    v2 高速數(shù)據(jù)傳輸系統(tǒng)進(jìn)行功能仿真驗(yàn)證,根據(jù)設(shè)計(jì)相關(guān)特點(diǎn)搭建了基于 System Verilog 的仿真驗(yàn)證平臺(tái),結(jié)合仿真需要設(shè)計(jì)了 Ro
    發(fā)表于 02-01 13:14

    Aumovio案例研究 | 軟件即產(chǎn)品(SWaap)背景下的模型系統(tǒng)工程與閉環(huán)系統(tǒng)驗(yàn)證

    )的應(yīng)用背景下,本案例需要基于Level1虛擬ECU,實(shí)現(xiàn)電動(dòng)尾門的模型化系統(tǒng)工程和閉環(huán)系統(tǒng)驗(yàn)證。同時(shí),需要確保虛擬系統(tǒng)行為與真實(shí)系統(tǒng)具有足夠的一致性與準(zhǔn)確性。SW
    的頭像 發(fā)表于 01-07 10:04 ?564次閱讀
    Aumovio案例研究 | 軟件即產(chǎn)品(SWaap)背景下的模型<b class='flag-5'>系統(tǒng)</b>工程與閉環(huán)<b class='flag-5'>系統(tǒng)驗(yàn)證</b>

    思爾芯原型驗(yàn)證系統(tǒng)助力昆明湖V2成功啟動(dòng)GUI OpenEuler

    近日,開芯院團(tuán)隊(duì)同思爾芯(S2C)在新一代原型驗(yàn)證系統(tǒng)S8-100上成功完成對(duì)雙核RISC-V處理器“昆明湖V2”的關(guān)鍵系統(tǒng)驗(yàn)證工作。在驗(yàn)證過程中,“昆明湖V2”在思爾芯S8-100
    的頭像 發(fā)表于 11-19 11:10 ?746次閱讀
    思爾芯原型<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>系統(tǒng)</b>助力昆明湖V2成功啟動(dòng)GUI OpenEuler

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)43:如何上板驗(yàn)證?

    Virtex-7 FPGA Gen3 PCIE 集成塊和 UltraScale+ Gen4 PCIE集成塊, 為證明 NoP 邏輯加速引擎對(duì)不同版本硬核的適配性, 硬件平臺(tái)將在 VC709F
    發(fā)表于 10-30 18:10

    基于優(yōu)化算法的黑盒系統(tǒng)驗(yàn)證策略

    自動(dòng)駕駛的安全驗(yàn)證是保證系統(tǒng)在給定環(huán)境中正確及安全操作的過程。系統(tǒng)的期望行為通過某些規(guī)范標(biāo)準(zhǔn)來定義,而系統(tǒng)失敗指其行為違反了這些規(guī)定。
    的頭像 發(fā)表于 10-16 10:32 ?557次閱讀
    基于優(yōu)化算法的黑盒<b class='flag-5'>系統(tǒng)驗(yàn)證</b>策略

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺(tái)

    抽象為 PCIeTLP 事務(wù),因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測(cè)試用例,項(xiàng)目基于 UVM 搭建驗(yàn)證平臺(tái)進(jìn)行功能驗(yàn)證。圖1 驗(yàn)證
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18:UVM驗(yàn)證平臺(tái)

    抽象為 PCIeTLP 事務(wù),因此為了方便的在事務(wù)層構(gòu)建復(fù)雜的測(cè)試用例,項(xiàng)目基于 UVM 搭建驗(yàn)證平臺(tái)進(jìn)行功能驗(yàn)證。圖1 驗(yàn)證
    發(fā)表于 07-31 16:39

    開芯院采用芯華章P2E硬件驗(yàn)證平臺(tái)加速RISC-V驗(yàn)證

    近日,系統(tǒng)級(jí)驗(yàn)證 EDA 解決方案提供商芯華章科技與北京開源芯片研究院(以下簡(jiǎn)稱 “開芯院”)宣布,雙方基于芯華章的P2E 硬件驗(yàn)證系統(tǒng)雙模驗(yàn)證
    的頭像 發(fā)表于 07-18 10:08 ?2482次閱讀
    開芯院采用芯華章P2E硬件<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>平臺(tái)</b><b class='flag-5'>加速</b>RISC-V<b class='flag-5'>驗(yàn)證</b>

    西門子桌面級(jí)原型驗(yàn)證系統(tǒng)Veloce proFPGA介紹

    子,工程師可以從 proFPGA Uno 系統(tǒng)開始進(jìn)行 IP 或子片上系統(tǒng) (SoC) 的開發(fā),然后將其重復(fù)用于完整的 SoC 和專用集成電路
    的頭像 發(fā)表于 06-30 13:53 ?1857次閱讀

    推動(dòng)硬件輔助驗(yàn)證平臺(tái)增長(zhǎng)的關(guān)鍵因素

    硬件加速和基于FPGA的原型設(shè)計(jì)誕生于1980年代中期,開發(fā)者將當(dāng)時(shí)初露頭角的現(xiàn)場(chǎng)可編程門陣列(FPGA)率先應(yīng)用于硅前設(shè)計(jì)的原型驗(yàn)證,由此催生了一種全新的
    的頭像 發(fā)表于 06-11 14:42 ?981次閱讀
    推動(dòng)硬件輔助<b class='flag-5'>驗(yàn)證</b><b class='flag-5'>平臺(tái)</b>增長(zhǎng)的關(guān)鍵因素

    硬件輔助驗(yàn)證(HAV) 對(duì)軟件驗(yàn)證的價(jià)值

    生態(tài)系統(tǒng)和定制指令集開發(fā)的唯一途徑。 當(dāng)下,芯片企業(yè)正在設(shè)計(jì) RISC-V 人工智能 (AI) 與機(jī)器學(xué)習(xí) (ML) 定制加速器,以實(shí)現(xiàn)特定工作負(fù)載的加速處理,這些企業(yè)創(chuàng)建的架構(gòu)由軟件驅(qū)動(dòng),而不使用遺留數(shù)據(jù)或任何通用數(shù)據(jù)。而是
    的頭像 發(fā)表于 05-13 18:21 ?2028次閱讀

    新思科技硬件加速驗(yàn)證技術(shù)日即將來襲

    在AI、HPC、智能汽車高速迭代的驅(qū)動(dòng)下,全球半導(dǎo)體行業(yè)正面臨千億門級(jí)芯片設(shè)計(jì)復(fù)雜度與上億行代碼級(jí)系統(tǒng)驗(yàn)證的雙重壓力。如何加快從芯片到系統(tǒng)的全面驗(yàn)證與實(shí)現(xiàn),已成為定義下一代芯片創(chuàng)新的核心命題。
    的頭像 發(fā)表于 05-08 10:09 ?870次閱讀

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是一個(gè)非常重要的測(cè)試手段,對(duì)于純軟件開發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片研發(fā)中,位流驗(yàn)證是在做什么,在哪些階段需要做位流
    的頭像 發(fā)表于 04-25 09:42 ?2430次閱讀
    <b class='flag-5'>FPGA</b> EDA軟件的位流<b class='flag-5'>驗(yàn)證</b>

    概倫電子集成電路工藝與設(shè)計(jì)驗(yàn)證評(píng)估平臺(tái)ME-Pro介紹

    ME-Pro是概倫電子自主研發(fā)的用于聯(lián)動(dòng)集成電路工藝與設(shè)計(jì)的創(chuàng)新性驗(yàn)證評(píng)估平臺(tái),為集成電路設(shè)計(jì)、CAD、工藝開發(fā)、SPICE模型和PDK專業(yè)從業(yè)人員提供了一個(gè)共用
    的頭像 發(fā)表于 04-16 09:34 ?1878次閱讀
    概倫電子集成<b class='flag-5'>電路</b>工藝與設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>評(píng)估<b class='flag-5'>平臺(tái)</b>ME-Pro介紹