在芯片設(shè)計(jì)階段慎重考慮所使用的DRAM的類型及其訪問方式在實(shí)現(xiàn)性能優(yōu)化方面越來越重要。

現(xiàn)階段芯片制造商在努力解決芯片上或封裝中的問題，正在更加關(guān)注DRAM，將附加內(nèi)存視為一個關(guān)鍵的設(shè)計(jì)元素，而這可能會影響系統(tǒng)性能、功率和成本。普遍的共識是，如果要達(dá)到每瓦特處理更多數(shù)據(jù)所需的更高的性能水平，就必須提高能效。在給定的功率預(yù)算內(nèi)，所使用的DRAM的類型及其訪問方式在實(shí)現(xiàn)性能目標(biāo)方面發(fā)揮著越來越重要的作用。

“如何降低功率是在保持信號的完整性和達(dá)到所需的性能水平同時提高能效的問題。”Rambus的科學(xué)家說。以前只用于一種類型的內(nèi)存，但現(xiàn)在多通道已經(jīng)在市場上實(shí)現(xiàn)。目前市場主要的問題是圍繞著什么概念被借用到其他類型的內(nèi)存中，以及低功耗市場將如何開始影響主內(nèi)存。低功耗工程團(tuán)隊(duì)一直專注于試圖節(jié)省性能開銷，并保持在一定的功率范圍內(nèi)?！拌b于DRAM都基于相同的供電技術(shù)，所以問題的關(guān)鍵是如何優(yōu)化周圍的一切，如何優(yōu)化低功耗環(huán)境，以及如何優(yōu)化高性能環(huán)境?！?/p>

瑞薩半導(dǎo)體副總裁兼總經(jīng)理拉米·塞西對此表示同意。“人們普遍承認(rèn)DDR總線在支持多時隙配置方面的能力將隨著時間的推移而變得越來越困難。當(dāng)你以每秒6、7、8GB的傳輸速度運(yùn)行這種寬并行偽差分總線時，首先你將失去第二個時隙，在這些速度下的多插槽配置也無法支持。當(dāng)這種情況發(fā)生時，產(chǎn)品的記憶容量實(shí)際上減少了一半。DRAM擴(kuò)展和密度增加將彌補(bǔ)其中的一些不足，用戶可以繼續(xù)向內(nèi)存控制器添加越來越多的通道。但最終這將失去動力，這種方法無法提供所需的增量容量。”

西門子EDA負(fù)責(zé)數(shù)字設(shè)計(jì)實(shí)施的技術(shù)產(chǎn)品管理總監(jiān)Stuart Clubb也指出了類似的趨勢。幾年前，英偉達(dá)發(fā)表的一份能源成本比較報告顯示，通過同樣的計(jì)算工作，使用主存(特別是DRAM)與本地CPU寄存器的能源成本大約要高出200倍。過去的其他論文也詳細(xì)描述了1級緩存和主存之間的功率成本近20倍的差異?！?/p>

此外，隨著功率和能量成為更重要的產(chǎn)品指標(biāo)，使用特定于應(yīng)用程序的加速器來補(bǔ)充通用計(jì)算資源的情況正在增加。

Clubb說：“無論是內(nèi)存處理、計(jì)算存儲、SoC或PCI服務(wù)器端基于總線的加速器，還是在線預(yù)處理上，對降低主內(nèi)存相關(guān)能源成本的高效硬件的需求都在增長?？蛻粜枰槍μ囟ㄈ蝿?wù)構(gòu)建專門的加速器，以實(shí)現(xiàn)低能耗。雖然傳統(tǒng)的RTL功率估計(jì)和優(yōu)化工具可以幫助進(jìn)行一般的RTL設(shè)計(jì)工作，但在這個加速器空間中，高級合成的使用有所上升。具有本地化低功耗內(nèi)存解決方案的定制加速器的優(yōu)點(diǎn)是，在不使用時，客戶可以完全關(guān)閉它們，這是CPU/GPU/NPU類型的解決方案無法做到的。無論如何嘗試優(yōu)化主內(nèi)存架構(gòu)，數(shù)據(jù)移動的能源成本可能都是客戶真正想要盡可能避免的?！边@是Compute Express Link（CPU到內(nèi)存互連規(guī)范）的主要驅(qū)動程序之一?！癈XL基本上允許串行連接，”瑞薩的Sethi說?！皹I(yè)界正在減少所需的管腳數(shù)量，可以將基于CXL的模塊放在離CPU更遠(yuǎn)的地方，并且具有比直接與DDR連接更好的擴(kuò)展性。這些模塊看起來更像存儲設(shè)備、SSD或PCIe插件，因此可以獲得更高的密度。然后，CXL還為緩存連接等提供了許多協(xié)議掛鉤，它允許DRAM看起來更像直接連接的DRAM，或者至少像非均勻內(nèi)存訪問（NUMA）方式的DRAM訪問?！?/p>

反過來，這需要更多地考慮如何構(gòu)建內(nèi)存，以及使用哪種類型的內(nèi)存。馬克指出：“當(dāng)人們在內(nèi)存之間進(jìn)行選擇時，例如DDR和LPDDR，實(shí)際上，有些東西在很長一段時間內(nèi)都會成為DDR。如果你要構(gòu)建一個大型服務(wù)器，你可能會用DDR構(gòu)建內(nèi)存。如果你要設(shè)計(jì)一個手機(jī)，你可能會用LPDDR構(gòu)建內(nèi)存?！?a href="http://www.makelele.cn/tags/Cadence/" target="_blank">Cadence產(chǎn)品營銷、DDR、HBM、閃存/存儲和MIPI IP的集團(tuán)總監(jiān)Greenberg說到?！叭欢?，差異并不那么明顯。在過去五年里，它變得越來越模糊，例如，LPDDR被用于傳統(tǒng)上可能完全屬于DDR內(nèi)存的地方?！?/p>

“DDR內(nèi)存的優(yōu)點(diǎn)之一是可以添加容量，因此，如果你想添加更多的存儲，在大多數(shù)情況下，DDR是實(shí)現(xiàn)這一點(diǎn)的方法。LPDDR內(nèi)存提供的是一定范圍的內(nèi)存密度。我們看到LPDDR內(nèi)存開始通過各種機(jī)器學(xué)習(xí)/人工智能加速器進(jìn)入服務(wù)器領(lǐng)域?！?/p>

每種內(nèi)存類型都有許多屬性，從接口上可以放置多少容量到添加容量的容易程度以及支持多少帶寬。還有電力和企業(yè)可靠性標(biāo)準(zhǔn)需要考慮。Greenberg指出，在某些情況下，LPDDR比DDR內(nèi)存更好地滿足某些類型系統(tǒng)的要求，即使它是傳統(tǒng)的DDR類型的應(yīng)用程序。

Keysight Technologies內(nèi)存解決方案項(xiàng)目經(jīng)理蘭迪·懷特認(rèn)為，或多或少有兩種選擇——DDR或LPDDR，HBM和GDDR被用于更專業(yè)的設(shè)計(jì)中?！俺悄銓Ｗ⒂谝粋€小眾應(yīng)用程序，否則真正的選擇可以歸結(jié)為兩種。DDR可能是數(shù)據(jù)中心和臺式機(jī)之間內(nèi)存容量的60%到70%。LPDDR是30%或更多，這一數(shù)字正在增長，因?yàn)樗櫫藦氖謾C(jī)引入其他移動設(shè)備的新產(chǎn)品的數(shù)量。同時，LPDDR往往比主流DDR領(lǐng)先一個百分點(diǎn)。多年來都是這樣，為什么LPDDR總是突破極限，也總是提前發(fā)布規(guī)格？這是因?yàn)槭謾C(jī)是目標(biāo)市場，而這也有大量的商機(jī)。

懷特說，這一決定取決于兩件事——容量和應(yīng)用程序?！澳阈枰^64GB的內(nèi)存嗎？一部手機(jī)或一個移動應(yīng)用程序需要16GB到32GB的系統(tǒng)內(nèi)存。這與所有視頻和文件的存儲不同。你為此付出了很多錢，買手機(jī)的時候手機(jī)廠商還會讓你選，但系統(tǒng)內(nèi)存是固定的，但你很少注意。對于手機(jī)來說，你感覺真的不需要那個內(nèi)存。”一臺運(yùn)行數(shù)千臺虛擬機(jī)、進(jìn)行金融交易、工程、數(shù)據(jù)庫查詢或Netflix流媒體的服務(wù)器需要TB級或更大的內(nèi)存。這是第一選擇標(biāo)準(zhǔn)。你又想要多少呢？”

第二個考慮因素是它的發(fā)展方向。懷特說：“你想要的是什么？服務(wù)器需要大量內(nèi)存，所以它們有許多DIMM插槽。但是你要如何將64GB、多個內(nèi)存芯片放入一部手機(jī)？對于手機(jī)、顯示器、電池和處理器來說，空間的限制是不同的?！?/p>

另一個考慮因素涉及移動設(shè)計(jì)的演變?！澳阈枰嗟挠?jì)算能力，需要更多的內(nèi)存，但空間正在縮小，你如何應(yīng)對？這是一個非常吸引人的趨勢。處理器和內(nèi)存本身之間的集成度要高得多。如果看看5年或10年前的一款舊手機(jī)，處理器位于主板的一部分，然后信號被發(fā)送到可能是一英寸或兩英寸的主板 ，然后到內(nèi)存組件，然后信號來回傳遞。現(xiàn)在我們看到了芯片堆疊對封裝產(chǎn)生的趨勢?，F(xiàn)在你可以疊加到16個，這就是為什么你得到32GB或更多的空間，因?yàn)檫@些內(nèi)存芯片不超過2GB或4GB。集成度越來越高，空間也越來越大，速度也越來越快，如果不在電路板上傳輸那么遠(yuǎn)的話，無法獲得更好的信號完整性。

同時，這并不意味著系統(tǒng)架構(gòu)師更容易進(jìn)行權(quán)衡。事實(shí)上，工程團(tuán)隊(duì)在DDR、LPDDR、GDDR6甚至HBM之間多次改變主意并不罕見，Cadence的Greenberg也提醒到。

他說：“人們會在這些決定之間來回嘗試，權(quán)衡所有選擇，看看結(jié)果如何，有時在評估一段時間后會改變類型。他們通常會做系統(tǒng)級建模，他們會有一個視圖和神經(jīng)網(wǎng)絡(luò)的模型，以及內(nèi)存接口和內(nèi)存本身的模型。工程師會在它上面運(yùn)行流量，看看它看起來如何，并獲得性能評估。然后他們會看看每個要消耗多少成本。但是，使用HBM內(nèi)存也有很多相關(guān)成本，因此工程團(tuán)隊(duì)可以從HBM開始，運(yùn)行模擬，當(dāng)所有模擬看起來都很好時，他們將確認(rèn)需要為連接HBM的芯片支付多少費(fèi)用。然后他們將開始研究其他技術(shù)。HBM確實(shí)以價格提供了出色的性能。但是你想不想付出這個代價？有些應(yīng)用程序需要HBM，而這些設(shè)備最終將達(dá)到一個價格點(diǎn)，在這個價格點(diǎn)上，它們可以證明內(nèi)存使用是合理的。但還有很多其他設(shè)備不需要那么多性能，在某些情況下，它們可以歸結(jié)為GDDR6、LPDDR5和DDR5?！?/p>

圖1：GDDR6 16G數(shù)據(jù)眼與通道效應(yīng)的模擬。

此外，當(dāng)重點(diǎn)放在低功耗上時，假設(shè)LPDDR是無與倫比的是不對的?！罢嬲牡凸膬?nèi)存是HBM，”Synopsys產(chǎn)品營銷高級經(jīng)理格雷厄姆·艾倫說。HBM是最終的點(diǎn)對點(diǎn)，因?yàn)樗谕粋€封裝中，在某種形式的插入器上。在SoC上的物理接口和DRAM上的物理接口之間有一條很短的路徑，它不會消耗任何終端電源。如果你看看能耗，你會發(fā)現(xiàn)HBM的功率效率是所有DRAM中最好的。因此，HBM確實(shí)是最終的低功耗DRAM。

另一種減少功率的方法是將DRAM的核心電源與I/O分開，這是內(nèi)存在歷史上所沒有利用的。比如LPDDR4和LPDDR4x之間的主要區(qū)別是從DRAM獲取電源并將其切斷，也就是一個電源用于輸入/輸出，一個電源用于DRAM?！?/p>

“對于主機(jī)來說，不幸的是，如果是為LPDDR4設(shè)計(jì)的，那么需要把LPDDR4信號輸出到DRAM。如果是LPDDR4x DRAM，你會說，‘這些信號對我來說有點(diǎn)太強(qiáng)，電壓太高。我不能保證我的長期可靠性不受你給我的影響。因此，從技術(shù)上講，您違反了DRAM的超調(diào)/欠調(diào)規(guī)格?！蹦惚仨毥?jīng)歷一個轉(zhuǎn)變的過程。我們的客戶正在尋求有關(guān)DDR4到LPDDR4x的幫助。歸根結(jié)底，這沒省多少電。對于整個子系統(tǒng)的節(jié)能來說，可能在15%的范圍內(nèi)。這是因?yàn)镈RAM的核心需要大量電力，這不會改變電力供應(yīng)鏈，所以也不會改變它們的工作方式。只需更改輸入/輸出的電壓，以通過總線傳輸數(shù)據(jù)。在SoC上的物理層中不光可以這樣做，在DRAM上的物理層中也能這樣做?，F(xiàn)在有趣的是，當(dāng)我們從HBM2和HBM2e轉(zhuǎn)換到HBM3時，我們已經(jīng)從HBM2e的普通1.2伏電壓轉(zhuǎn)換為HBM3上I/O的0.4伏工作電源，因此我們將其減少了三分之一。這節(jié)省了大量電力，尤其是當(dāng)有1024臺這樣的機(jī)器一起運(yùn)行時?！?/p>

就可靠性問題 Rambus表示，與上述所有考慮相比，人們越來越擔(dān)心系統(tǒng)的可靠性?！翱煽啃哉蔀橐粋€越來越突出的一流設(shè)計(jì)參數(shù)。在較小的工藝幾何圖形中，事情會變得更加復(fù)雜，事情會產(chǎn)生干擾，設(shè)備的可靠性變得困難。我們看到刷新時間/刷新間隔在下降，因?yàn)?a href="http://www.makelele.cn/tags/電容/" target="_blank">電容式電池越來越小。這些都反映了可靠性變得越來越重要。問題是，隨著完整性變得更具挑戰(zhàn)性，這些DRAM的架構(gòu)如何變化？是更多的ECC還是類似的東西？”

那么，接下來會發(fā)生什么呢？這個行業(yè)將如何向前發(fā)展呢？吳宇說：“我們傾向于看到在組件級別上出現(xiàn)的問題真正具有挑戰(zhàn)性，要么是因?yàn)榧夹g(shù)上很困難，要么是因?yàn)榉浅０嘿F。”“我們傾向于看到這些問題被拉到系統(tǒng)層面，而人們則試圖在系統(tǒng)層面找到解決這些問題的方法?！?/p>

審核編輯 ：李倩