91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

未來的芯片封裝工藝之路——縮放、先進封裝,或兼而有之

半導(dǎo)體芯科技SiSC ? 來源: 半導(dǎo)體芯科技SiSC ? 作者: 半導(dǎo)體芯科技Si ? 2022-08-09 17:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

來源:半導(dǎo)體芯科技編譯

在過去幾十年里,摩爾定律(Moore’s Law)已被淘汰的預(yù)言不絕于耳,對于這個行業(yè)來說,這并不令人震驚。然而,令人驚訝的是,市場驗證過的替代產(chǎn)品數(shù)量令人眼花繚亂,而且還在不斷增長。其中包括各種類型的先進封裝,其中一些已經(jīng)在使用中,以及大量的新材料、新穎的互連方案,以及增加現(xiàn)有工藝節(jié)點密度的不同方法。因此,盡管幾乎所有的設(shè)計或制造障礙都可以通過足夠的時間、精力和投資來克服,但在大多數(shù)情況下,有多種方法可以實現(xiàn)相同的目標,提高性能、降低功率,在某些情況下,還可以以更低的成本實現(xiàn)。

“我們最近看到的趨勢是,能夠?qū)⒆钕冗M的技術(shù)的價值貨幣化的公司越來越少,”Lam Research計算產(chǎn)品副總裁David Fried說?!?納米技術(shù)的客戶比7納米技術(shù)的客戶少,7納米技術(shù)的客戶比10納米技術(shù)的客戶少,因為能夠從開發(fā)這些新產(chǎn)品所需的大量資本投資中提取價值的公司數(shù)量較少。你會看到這種趨勢繼續(xù)下去。如果你不能利用規(guī)?;膬r值,無論是實力、性能、面積還是產(chǎn)量,那么你就不應(yīng)該規(guī)?;_@個決定必須在產(chǎn)品層面做出。某些產(chǎn)品將由他們的所有者分析固定成本和經(jīng)常性成本,所有者將決定,如果你保持在7nm,而不是跳到5nm,業(yè)務(wù)方面會更好。你會看到很多公司做出這樣的決定?!?/p>

202208091059014116.png


圖1:摩爾定律及其實際應(yīng)用。來源:Max Roser, Hannah Ritchie, CC BY 4.0via Wikimedia Commons/Wikipedia

雖然一些器件和市場將支持持續(xù)的經(jīng)濟規(guī)模,但目前還不清楚在單個SoC與先進封裝中會完成多少。

Fried說:“公司對他們想用最先進的技術(shù)生產(chǎn)的產(chǎn)品非常挑剔。“他們使用最先進的技術(shù)制造產(chǎn)品中密度最高的部分,這完全是一種功能集成。即使他們無法通過訪問那些先進節(jié)點獲得直線數(shù)據(jù)流性能,他們也可以在相同的內(nèi)存占用區(qū)中獲得更多的數(shù)據(jù)流和數(shù)據(jù)路徑。顯然,他們已經(jīng)做了計算,表明他們可以在產(chǎn)品層面盈利是一個優(yōu)勢。”

然而,每個自定義配置都有其獨特的權(quán)衡。平面縮放由代工廠的工藝規(guī)則定義的。展望未來,在芯片將如何封裝和使用,這些需要權(quán)衡。因此,器件可能包括在不同流程節(jié)點上開發(fā)的不同芯片或芯片,這些芯片可能會根據(jù)最終應(yīng)用程序和用例以及正在處理的數(shù)據(jù)類型而有很大的差異。在AI/ML的情況下,它可以根據(jù)所需的準確性或精度水平而變化。

更糟糕的是,還需要根據(jù)封裝或系統(tǒng)中的其他組件的可變性來理解器件。噪聲會影響相鄰芯片的信號完整性。機械應(yīng)力會引起翹曲,并影響各種類型的互連線。清潔、拋光、剝離和蝕刻留下的納米顆粒會破壞系統(tǒng)的功能。同樣,組件的可用性、EDA工具的差距以及人才的短缺也會造成影響。

隨著選擇數(shù)量的增加,以及芯片制造商針對不同終端市場客戶的需求,選擇變得更加令人困惑。例如,在汽車領(lǐng)域,有多種可能的架構(gòu)來處理安全關(guān)鍵數(shù)據(jù),不同的汽車制造商通常采用獨特的方法來優(yōu)化各種功能。同樣,云數(shù)據(jù)中心已經(jīng)開發(fā)并繼續(xù)完善針對其特定需求和數(shù)據(jù)類型而設(shè)計的芯片架構(gòu)。在其他市場,軟件功能越來越多地與專門為這些功能開發(fā)的硬件相匹配,無論是這些功能集成到一個芯片、多個芯片縫合在一起,或多個不同的芯片或芯片封裝在一起。

imec高級研究員Eric Beyne表示:“某些技術(shù)對某些解決方案或某些問題有好處,但它們不會對所有問題都有好處。”“因此,對于扇入、扇出和封裝內(nèi)層壓板系統(tǒng),確實有一整套技術(shù)將會很有用。但這取決于你想解決什么問題。如果你想想手機射頻模塊,它們實際上是50個組件的集合。但這些部件的連接相對較少。你無法在AI內(nèi)存邏輯分區(qū)中實現(xiàn)同樣的互連密度?!?/p>

202208091059500701.png


圖2:三維互聯(lián)景觀。來源:imec

在這種情況下,可伸縮性只是前沿設(shè)計的眾多因素之一,甚至同一封裝內(nèi)的數(shù)字邏輯也可能在不同的節(jié)點上開發(fā),這取決于不同類型的數(shù)據(jù)對終端用戶的重要程度。例如,AI處理(或機器學(xué)習(xí)深度學(xué)習(xí))數(shù)據(jù),越來越多地包含在器件中,利用了與CPUMCU中的傳統(tǒng)處理元素不同的架構(gòu)。人工智能芯片結(jié)果的準確性和及時性取決于數(shù)據(jù)在局部存儲器之間來回移動的速度、不同處理元素的性能和數(shù)據(jù)的量——質(zhì)量好的數(shù)據(jù)越多越好——以及這些芯片是被用于數(shù)據(jù)中心還是邊緣設(shè)備。它可能需要進一步細化,以支持并行或異步處理,或兩者兼而有之。雖然這對人工智能芯片很有效,但對于設(shè)備內(nèi)的其他類型的數(shù)據(jù)或功能來說,這肯定不是一種節(jié)能的方法。

許多前進的道路

摩爾定律一度被認為是半導(dǎo)體進步的基準,但它本身正在分裂。技術(shù)擴展可以繼續(xù),在3納米的時候獲得足夠的產(chǎn)量將是一個挑戰(zhàn)。不過,沒有任何一種技術(shù)能夠阻礙繼續(xù)擴大規(guī)模。

真正的限制因素是成本,這促使芯片制造商尋找替代方案,如在一個先進封裝中混合多個芯片,并從每個節(jié)點中獲取更多。這為過去討論過的技術(shù)打開了大門,但在縮放被認為是最好的前進道路時,這些技術(shù)從未被廣泛采用。

使用多光束電子束光刻技術(shù)在掩模上打印曲線形狀的能力就是這樣一種技術(shù)。與打印錯位的多邊形或方孔相比,可以打印的設(shè)備的形狀要精確得多。這反過來又使現(xiàn)有節(jié)點的密度更高。

"即使我們有一個純粹的'曼哈頓'設(shè)計--所以布局設(shè)計師畫出這兩個矩形的尖端,不管最小的設(shè)計規(guī)則是什么,即使在晶圓上有精心設(shè)計的OPC來控制光刻線,以及晶圓光刻工藝的回撤和圓角--在實際的掩模上仍然會有圓角,"西門子EDA產(chǎn)品開發(fā)高級總監(jiān)John Sturtevant說。"有了這些多光束掩模寫入器,我們可以更積極地進行OPC修正。我們可以利用這樣一個事實,即如果我們知道我們將有一個彎曲的線性掩模,我們可以變得非常激進,并以掩模寫入器會受到懲罰的方式利用這種彎曲度,因為沒有足夠的成本效益權(quán)衡。

除此之外,縮放比例開始走向垂直,因此不再以平方毫米測量芯片,而是越來越多地以立方毫米測量。這為整個供應(yīng)鏈增加了一系列新的復(fù)雜性,從設(shè)計工具到機械應(yīng)力和各種粘合技術(shù)。它還使檢查和測量從材料沉積和蝕刻到新材料的一切變得更具挑戰(zhàn)性,并要考慮到過去從未被認為是問題的運動。

就像芯片行業(yè)的大部分歷史一樣,擴展已被充分理解和證明的東西,總是比轉(zhuǎn)向未被嘗試的東西問題要小。這發(fā)生在光刻技術(shù)、晶體管結(jié)構(gòu)、材料、各種制造工藝以及EDA工具上。這反過來又影響了新方法被添加和采用的速度。業(yè)內(nèi)人士仍然提到過去的轉(zhuǎn)變,如在130納米節(jié)點從鋁到銅的互連,或在16/14納米從平面晶體管到鰭狀FET。隨著可靠性問題的增加,這類轉(zhuǎn)變尤其困難,而且更加耗時和昂貴。

縱向擴展也會產(chǎn)生需要解決的熱量挑戰(zhàn)。即使是平面芯片上的鰭式場效應(yīng)晶體管和全門控場效應(yīng)晶體管(納米片、納米線等)也是如此,其動態(tài)功率密度可能變得非常有問題,以至于在任何時候都只能使用部分晶體管。但是,當芯片堆疊在一起時,問題就更具挑戰(zhàn)性。

芯片之路

目前有許多類型的封裝。在過去,封裝除了保護電子電路不受損害外,沒有什么其他作用。但封裝技術(shù)本身正在變得更加個性化。日月光營銷和傳播總監(jiān)Evelyn Lu在最近的一篇博客中指出了系統(tǒng)級封裝的各種應(yīng)用,即使在幾年前,這些應(yīng)用也會在PCB上的一個或多個芯片上完成。但在可聽設(shè)備--助聽器、藍牙耳塞、智能手表和智能眼鏡等應(yīng)用中,對更小尺寸的需求要求在一個非常小的封裝中集成多個芯片,而且耗電量非常小。她寫道:"例如,30多個元件可以集成在一個尺寸為4毫米×8毫米,或4.55毫米×9毫米的單一芯片上,極大地減少了產(chǎn)品的尺寸,其整體重量也減少了1克或更多,"。

202208091100391516.png

圖3助聽器SiP和模塊。來源:日月光半導(dǎo)體

這可以通過使用目前正在開發(fā)的工業(yè)標準來表征和連接的芯片來進一步加速。其目的是增加設(shè)計的靈活性,縮短上市時間,并大大減少開發(fā)電子系統(tǒng)所需的凈增值。

"在我職業(yè)生涯的前20年里,我們主要是做單片SoC集成,""你會把所有的功能集中在一個芯片中--CPU、GPU、內(nèi)存控制器。但現(xiàn)在人們意識到這已經(jīng)達到了極限。所以你把它分成幾塊,我們稱之為chiplets。有時你可以選擇不同的技術(shù)方案,為特定功能進行優(yōu)化。這僅僅是個開始。這一切都始于HPC,因為這是你目前獲得最大收益的地方。但在未來,我們將需要數(shù)量,而數(shù)量通常來自消費電子產(chǎn)品,無論是手機還是PC。這是冰山一角,未來我們希望越來越多的產(chǎn)品--尤其是主流消費產(chǎn)品--能夠從這種新的芯片集成方案中受益,無論是成本、功率,還是外形尺寸,因為這些產(chǎn)品應(yīng)用都會轉(zhuǎn)向這種方案。我們會把量提上去,但我們還沒到那一步。"

提高芯片數(shù)量的關(guān)鍵因素之一是以一種可預(yù)測的方式來互聯(lián)這些硬IP塊。業(yè)界正在努力實現(xiàn)這一目標,其中一個是開放計算項目的ODSA,另一個是通用芯片互連快遞組織。全球的政府機構(gòu)也在開發(fā)他們自己的方案。

結(jié)論

未來的挑戰(zhàn)將不是沒有足夠的選擇來推動定制和半定制設(shè)計,或者摩爾定律正在失去動力。更大的障礙是要弄清楚,在眾多可能的選擇中,哪一個是最好的,或者至少對特定的應(yīng)用程序和終端市場足夠好。

如果以以往的經(jīng)驗為指導(dǎo),芯片行業(yè)最終將縮小可能性的數(shù)量,以實現(xiàn)規(guī)模經(jīng)濟和縮短上市時間。這是Makimoto 's Wave的精髓,在芯片行業(yè)的大部分歷史中都是如此。但是,還有更多的變數(shù)需要消化,還有更多的變數(shù)即將出現(xiàn),還有一些發(fā)展中市場,這些市場要么從未存在過,要么從未如此嚴重地依賴先進的半導(dǎo)體技術(shù)。因此,芯片設(shè)計和制造可能需要更長的時間才能回歸商品化。

近期會議

2022年8月25日The13th CHIP China Webinar,誠邀您共同探討車規(guī)級芯片檢測、SLT測試、存儲芯片測試、半導(dǎo)體測試設(shè)備發(fā)展趨勢等話題,面對5G、大數(shù)據(jù)、人工智能等新興市場的崛起,滿足半導(dǎo)體企業(yè)間的測試對接需求。

《半導(dǎo)體芯科技》(Silicon Semiconductor China, SiSC)是面向中國半導(dǎo)體行業(yè)的專業(yè)媒體,已獲得全球知名雜志《Silicon Semiconductor》的獨家授權(quán);本刊針對中國半導(dǎo)體市場特點遴選相關(guān)優(yōu)秀文章翻譯,并匯集編輯征稿、國內(nèi)外半導(dǎo)體行業(yè)新聞、深度分析和權(quán)威評論、產(chǎn)品聚焦等多方面內(nèi)容。由雅時國際商訊(ACT International)以簡體中文出版、雙月刊發(fā)行一年6期。每期紙質(zhì)書12,235冊,電子書發(fā)行15,749,內(nèi)容覆蓋半導(dǎo)體制造工藝技術(shù)、封裝、設(shè)備、材料、測試、MEMS、IC設(shè)計、制造等。每年主辦線上/線下 CHIP China晶芯研討會,搭建業(yè)界技術(shù)的有效交流平臺。獨立運營相關(guān)網(wǎng)站。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54125

    瀏覽量

    467420
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    339

    文章

    30933

    瀏覽量

    265262
  • 封裝
    +關(guān)注

    關(guān)注

    128

    文章

    9288

    瀏覽量

    148825
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    85頁PPT,看懂芯片半導(dǎo)體的封裝工藝!

    經(jīng)過半導(dǎo)體制造(FAB)工序制備的電路圖形化晶圓容易受溫度變化、電擊、化學(xué)和物理性外部損傷等各種因素的影響。為了彌補這些弱點,將芯片與晶圓分離后再進行包裝, 這種方法被稱為“半導(dǎo)體封裝
    的頭像 發(fā)表于 03-24 15:16 ?84次閱讀
    85頁PPT,看懂<b class='flag-5'>芯片</b>半導(dǎo)體的<b class='flag-5'>封裝工藝</b>!

    先進封裝不是選擇題,而是成題

    封裝
    北京中科同志科技股份有限公司
    發(fā)布于 :2026年03月09日 16:52:56

    人工智能加速先進封裝中的熱機械仿真

    為了實現(xiàn)更緊湊和集成的封裝封裝工藝中正在積極開發(fā)先進芯片設(shè)計、材料和制造技術(shù)。隨著具有不同材料特性的多芯片和無源元件被集成到單個
    的頭像 發(fā)表于 11-27 09:42 ?3312次閱讀
    人工智能加速<b class='flag-5'>先進</b><b class='flag-5'>封裝</b>中的熱機械仿真

    傳統(tǒng)封裝與晶圓級封裝的區(qū)別

    芯片制造的最后環(huán)節(jié),裸片(Die)需要穿上“防護鎧甲”——既要抵抗物理損傷和化學(xué)腐蝕,又要連接外部電路,還要解決散熱問題。封裝工藝的進化核心,是如何更高效地將硅片轉(zhuǎn)化為功能芯片
    的頭像 發(fā)表于 08-01 09:22 ?1866次閱讀
    傳統(tǒng)<b class='flag-5'>封裝</b>與晶圓級<b class='flag-5'>封裝</b>的區(qū)別

    突破!華為先進封裝技術(shù)揭開神秘面紗

    在半導(dǎo)體行業(yè),芯片制造工藝的發(fā)展逐漸逼近物理極限,摩爾定律的推進愈發(fā)艱難。在此背景下,先進封裝技術(shù)成為提升芯片性能、實現(xiàn)系統(tǒng)集成的關(guān)鍵路徑,
    的頭像 發(fā)表于 06-19 11:28 ?1728次閱讀

    晶振常見封裝工藝及其特點

    常見晶振封裝工藝及其特點 金屬殼封裝 金屬殼封裝堪稱晶振封裝界的“堅固衛(wèi)士”。它采用具有良好導(dǎo)電性和導(dǎo)熱性的金屬材料,如不銹鋼、銅合金等,將晶振芯片
    的頭像 發(fā)表于 06-13 14:59 ?874次閱讀
    晶振常見<b class='flag-5'>封裝工藝</b>及其特點

    AI芯片封裝,選擇什么錫膏比較好?

    在AI芯片封裝中,選擇適合的錫膏需綜合考慮芯片功率密度、封裝工藝、可靠性要求及散熱性能。基于行業(yè)技術(shù)趨勢與材料特性,以下錫膏類型更具優(yōu)勢:
    的頭像 發(fā)表于 06-05 09:18 ?1350次閱讀
    AI<b class='flag-5'>芯片</b><b class='flag-5'>封裝</b>,選擇什么錫膏比較好?

    封裝工藝中的晶圓級封裝技術(shù)

    我們看下一個先進封裝的關(guān)鍵概念——晶圓級封裝(Wafer Level Package,WLP)。
    的頭像 發(fā)表于 05-14 10:32 ?2022次閱讀
    <b class='flag-5'>封裝工藝</b>中的晶圓級<b class='flag-5'>封裝</b>技術(shù)

    封裝工藝中的倒裝封裝技術(shù)

    業(yè)界普遍認為,倒裝封裝是傳統(tǒng)封裝先進封裝的分界點。
    的頭像 發(fā)表于 05-13 10:01 ?2055次閱讀
    <b class='flag-5'>封裝工藝</b>中的倒裝<b class='flag-5'>封裝</b>技術(shù)

    半導(dǎo)體封裝工藝流程的主要步驟

    半導(dǎo)體的典型封裝工藝流程包括芯片減薄、芯片切割、芯片貼裝、芯片互連、成型固化、去飛邊毛刺、切筋成型、上焊錫、打碼、外觀檢查、成品測試和包裝出
    的頭像 發(fā)表于 05-08 15:15 ?5569次閱讀
    半導(dǎo)體<b class='flag-5'>封裝工藝</b>流程的主要步驟

    時擎科技受邀亮相無錫先進封裝產(chǎn)業(yè)發(fā)展高峰論壇并發(fā)表主題演講

    2025年4月16日,先進封裝產(chǎn)業(yè)發(fā)展高峰論壇在無錫君來世尊酒店順利召開。本次論壇由深圳市半導(dǎo)體與集成電路產(chǎn)業(yè)聯(lián)盟與深圳市坪山區(qū)人民政府聯(lián)合主辦,匯聚了來自全國的先進封裝企業(yè)和專家,共
    的頭像 發(fā)表于 04-17 18:15 ?761次閱讀
    時擎科技受邀亮相無錫<b class='flag-5'>先進</b><b class='flag-5'>封裝</b>產(chǎn)業(yè)發(fā)展高峰論壇并發(fā)表主題演講

    芯片封裝中銀燒結(jié)工藝詳解

    本主要講解了芯片封裝中銀燒結(jié)工藝的原理、優(yōu)勢、工程化應(yīng)用以及未來展望。
    的頭像 發(fā)表于 04-17 10:09 ?3128次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>封裝</b>中銀燒結(jié)<b class='flag-5'>工藝</b>詳解

    芯片封裝工藝詳解

    封裝工藝正從傳統(tǒng)保護功能向系統(tǒng)級集成演進,其核心在于平衡電氣性能、散熱效率與制造成本?。 一、封裝工藝的基本概念 芯片封裝是將半導(dǎo)體芯片通過
    的頭像 發(fā)表于 04-16 14:33 ?2915次閱讀

    先進封裝工藝面臨的挑戰(zhàn)

    先進制程遭遇微縮瓶頸的背景下,先進封裝朝著 3D 異質(zhì)整合方向發(fā)展,成為延續(xù)摩爾定律的關(guān)鍵路徑。3D 先進封裝技術(shù)作為
    的頭像 發(fā)表于 04-09 15:29 ?1350次閱讀