在半導(dǎo)體行業(yè)會(huì)議 Hot Chips 34 上，英特爾展示了2.5D和3D芯片塊（tile）設(shè)計(jì)所需的創(chuàng)新架構(gòu)和封裝技術(shù)，這些技術(shù)將引領(lǐng)芯片制造進(jìn)入新時(shí)代，并在未來(lái)數(shù)年內(nèi)推動(dòng)摩爾定律的發(fā)展。

英特爾首席執(zhí)行官Pat Gelsinger（帕特·基辛格）分享了公司即將推出的一系列產(chǎn)品細(xì)節(jié)，包括Meteor Lake、Arrow Lake、Lunar Lake 、Ponte Vecchio GPU、Intel Xeon D-2700與D-1700以及FPGA，并概述了其新的系統(tǒng)晶圓代工模式。

Pat Gelsinger 指出，英特爾在新產(chǎn)品中結(jié)合了如RibbonFET 、 PowerVIA 、 High-NA 微影制程以及2.5D 、3D 封裝技術(shù)， 另外英特爾還設(shè)下了從當(dāng)前單一封裝1千億個(gè)晶體管進(jìn)步至2030年1兆個(gè)晶體管的目標(biāo)。

同時(shí)英特爾也指出當(dāng)前是半導(dǎo)體新技術(shù)發(fā)展的黃金時(shí)代，晶圓制造需要自以往單一晶圓代工的思維轉(zhuǎn)型至微系統(tǒng)晶圓代工。英特爾的系統(tǒng)晶圓代工模式可以結(jié)合更先進(jìn)的封裝、開放的小芯片（chiplet）生態(tài)系統(tǒng)和軟件組件，通過(guò)組裝和提供系統(tǒng)單封裝（systems in a package）的方式，滿足全球?qū)τ谶\(yùn)算能力和全面沉浸式數(shù)字體驗(yàn)永無(wú)止境的渴求。英特爾也通過(guò)持續(xù)推進(jìn)先進(jìn)制程工藝和芯片塊設(shè)計(jì)，來(lái)滿足產(chǎn)業(yè)需求。

英特爾在Hot Chips 34 提供了多款即將上市的產(chǎn)品架構(gòu)預(yù)覽。

14 代 Meteor Lake、15 代 Arrow Lake、以及 16 代 Lunar Lake 系列

這些處理器具有如下特點(diǎn)：

● 英特爾下一代 3D 客戶端平臺(tái)；

● 具有 CPU、GPU、SOC 和 IO Tiles 的分解式 3D 客戶端架構(gòu)；

● 采用基礎(chǔ)塊的 Meteor Lake 和 Arrow Lake，輔以 Foveros 互連；

● 基于 UCIe 通用小芯片互連的開放式生態(tài)系統(tǒng)。

Meteor Lake 是英特爾打入客戶端小芯片生態(tài)系統(tǒng)的第一步。4-Tile 布局中包括了 CPU、GPU、SoC 和 IOE 塊，并且它們基于不盡相同的工藝節(jié)點(diǎn)。比如主 CPU tile使用了 “Intel 4”（7nm EUV）工藝節(jié)點(diǎn)，而 SoC 和 IOE tile則是基于臺(tái)積電 N6 工藝。

不過(guò)英特爾準(zhǔn)備如何部署其 tGPU 圖形tile呢？

起初有傳聞稱，英特爾有意采用臺(tái)積電 3nm 工藝節(jié)點(diǎn)，但出于某些原因而中途改變了計(jì)劃，轉(zhuǎn)而采用臺(tái)積電 5nm 工藝節(jié)點(diǎn)。不過(guò)，Meteor Lake CPU 的 tGPU，也一直都是照著臺(tái)積電 5nm 方案去設(shè)計(jì)的。

來(lái)源：cnBeta

其次，隨著下一代先進(jìn)晶圓的成本增加，單芯片的研發(fā)成本也在水漲船高。盡管英特爾可以選擇咬牙為 Meteor Lake 用整體設(shè)計(jì)，以帶來(lái)更強(qiáng)的競(jìng)爭(zhēng)力。但高昂的定價(jià)，或難以吸引到足夠多的客戶。

此外以 6P+4E 的移動(dòng)芯片產(chǎn)品線為例，在 CPU / IOE tile、以及通向 SoC Tile 的 Graphics Tile 之間有兩個(gè) Die-to-Die 連接。英特爾表示，這其實(shí)是 Foveros 3D 封裝的一部分，且在主力小芯片頂部有一個(gè)基于自家 22nm FFL 工藝的無(wú)源中介層。雖然目前該中介層尚未發(fā)揮任何用途，但該公司確有計(jì)劃在未來(lái)使用更先進(jìn)的封裝技術(shù)、并在其中使用有源的小芯片。在 MeteorLake CPU 上，也尚未使用到 EMIB 技術(shù)。

來(lái)源：cnBeta

然后是 14 代 Meteor Lake 和 15 代 Arrow Lake CPU，英特爾證實(shí)其正在向桌面和移動(dòng)平臺(tái)發(fā)展。作為下一代 LGA 1851 平臺(tái)的主力，前者目標(biāo)是 2023 年發(fā)布，后者則是 2024 年。

至于 16 代 Lunar Lake CPU，據(jù)說(shuō)該系列最初是為 15W 的低功耗移動(dòng) CPU 細(xì)分市場(chǎng)而考慮的。但鑒于距離產(chǎn)品推出還有數(shù)年時(shí)間，期間也難免會(huì)迎來(lái)一些改變。

來(lái)源：cnBeta

值得一提的是全新tile架構(gòu)的 14 代 Meteor Lake，將為游戲玩家?guī)?lái)嶄新的體驗(yàn)。其基于“Intel 4”（7nm EUV）工藝節(jié)點(diǎn)，可將每瓦性能提升 20%，并計(jì)劃于 2022 下半年前流片。如果一切順利，首批 Meteor Lake 將于 2023 年上半年發(fā)貨、并于同年晚些時(shí)候上市。在CPU 架構(gòu)方面，預(yù)計(jì)該系列芯片會(huì)采用 Redwood Cove 高性能 P 大核 + Crestmont 小核（E 核）。盡管 P 核與 Golden Cove / Raptor Lake 有許多相似之處，但 E 核將迎來(lái)重大的架構(gòu)變化。

來(lái)源：cnBeta

緊隨其后的是使用“ Intel 20A” 工藝節(jié)點(diǎn)的 15 代 Arrow Lake，盡管插槽與 Meteor Lake 兼容，但大小核升級(jí)到了 Lion Cove + Skymont 。隨著新 SKU（8P+32E）核心數(shù)量的增加，英特爾希望借此帶來(lái)更大的競(jìng)爭(zhēng)優(yōu)勢(shì)。不過(guò)更讓人感到驚訝的，還是英特爾直接跳過(guò)了“Intel 4” 節(jié)點(diǎn)，為其選用了“ Intel 20A”工藝?？驁D顯示 Meteor / Arrow Lake 分別擁有 3 / 4 個(gè)tile，但后者仍有大量細(xì)節(jié)有待揭曉。

同時(shí) Meteor / Arrow Lake 將為額外的核心 IP 保留臺(tái)積電 N3 工藝節(jié)點(diǎn)，推測(cè)會(huì)用于 Arc GPU 核顯。另外“ Intel 20A”節(jié)點(diǎn)將受益于下一代 RibbonFET 和 PowerVia 技術(shù)，每瓦性能提升 15%、并計(jì)劃于 2022 下半年前開測(cè)首批晶圓。

最后是全新的 16 代 Lunar Lake 大平臺(tái)，憑借更新的“ Intel 18A”工藝節(jié)點(diǎn)，其不僅可在性能上占據(jù)優(yōu)勢(shì)、還有望在能效上領(lǐng)先于競(jìng)爭(zhēng)對(duì)手。與“ Intel 20A”節(jié)點(diǎn)相比，其每瓦特性能提升 10%、利用了增強(qiáng)的 RibbonFETRR 設(shè)計(jì)、并減少了線寬。若能在 2024年下半年順利投產(chǎn)，Lunar Lake 將于 2025 年的某個(gè)時(shí)候正式發(fā)布。

數(shù)據(jù)中心級(jí) GPU Ponte Vecchio

Ponte Vecchio 是英特爾首款針對(duì) HPC 級(jí)數(shù)據(jù)中心所開發(fā)的超高效能 GPU 產(chǎn)品，以多個(gè)復(fù)雜設(shè)計(jì)的芯片塊以及嵌入式多芯片互連橋接（ EMIB ）與 Foveros 先進(jìn)封裝連接，再透過(guò) MDFI 互連擴(kuò)展到兩個(gè)堆疊，使單一封裝包含超過(guò) 1 千億個(gè)晶體管，再輔以英特爾開放軟件模型，以O(shè)ne API簡(jiǎn)化API抽象與塊架構(gòu)設(shè)計(jì)。

為5G 物聯(lián)網(wǎng)、企業(yè)與云端應(yīng)用設(shè)計(jì)的Xeon D-2700 與Xeon D-1700

這兩系列芯片是英特爾為順應(yīng)新時(shí)代網(wǎng)絡(luò)基礎(chǔ)與物聯(lián)網(wǎng)應(yīng)用所開發(fā)的，特別考慮到實(shí)際場(chǎng)域的功耗與空間限制，通過(guò)芯片塊設(shè)計(jì)，整合先進(jìn)運(yùn)算核心、可靈活運(yùn)用封包處理器的100G以太網(wǎng)絡(luò)、內(nèi)嵌加密加速、時(shí)間協(xié)調(diào)運(yùn)算（TCC ）、時(shí)效性網(wǎng)路（ TSN ）與AI處理最佳化。

高性能和具有高度彈性的硬體加速工具 FPGA

FPGA 向來(lái)都是具備高度彈性的硬件加速工具，尤其近日更在射頻領(lǐng)域發(fā)揮了相當(dāng)大的潛力，英特爾借助整合數(shù)字與模擬芯片塊，融合了來(lái)自不同制程節(jié)點(diǎn)、不同晶圓代工廠的芯片塊，提供具備新效率、可縮減開發(fā)者時(shí)間與最高靈活性的設(shè)計(jì)。

審核編輯 ：李倩