推文中的數(shù)據(jù)來自于Synopsys官方的ICC2 Lab 為了更容易看到工具做的useful skew的效果,這里故意在下面的path上設(shè)置了很大(2.5ns)的path margin,這里是在Place階段啟用的CCD:
current_scenario func.ss_125c
set_path_margin -setup -to [get_pins I_BLENDER_1/s2_op*_reg[*]/D] 2.5
set_path_margin -setup -to [get_pins I_BLENDER_1/s4_op*_reg[*]/D] 2.5
set_app_options -name place_opt.flow.enable_ccd -value true
Place之后的timing report:
icc2_shell> report_timing -to [get_pins I_BLENDER_1/s4_op*_reg[*]/D]
Place階段,我們的時(shí)鐘是ideal的,但是卻能看到無論是launch clock path還是capture clock path上的network latency都不是0,分別是0.02和0.14,而這個clock在sdc里面的latency是0: report_clocks -skew
所以可知它們肯定是工具做了CCD引入的latency,且launch clk path和capture clk path都做了late skew。那么如何確認(rèn)呢? 我們可以通過下面的命令來導(dǎo)出tcl腳本: write_script -force

腳本會被導(dǎo)入到wscript目錄下相應(yīng)scenario的tcl中:
wscript/scenario_func.ss_125c.tcl
從中可以看到launch clk path和capture clk path都做了late skew,且相應(yīng)的命令有set_clock_latency和set_clock_balance_points,前者讓工具能看到做完late skew之后的timing情況,后者會指導(dǎo)后續(xù)的CTS引擎在tree上墊長相應(yīng)offset的latency。比如-offset -0.14則相應(yīng)sink的tree會故意做長0.14ns,這個和Innovus的行為類似就不詳細(xì)講解了。
審核編輯:劉清
-
TCL
+關(guān)注
關(guān)注
11文章
1807瀏覽量
91541 -
CTS
+關(guān)注
關(guān)注
0文章
35瀏覽量
15420
原文標(biāo)題:ICC2教程 - 如何查看工具通過Useful skew借了多少margin?
文章出處:【微信號:集成電路設(shè)計(jì)及EDA教程,微信公眾號:集成電路設(shè)計(jì)及EDA教程】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
哪些因此會導(dǎo)致時(shí)鐘skew過大呢?FPGA中降低時(shí)鐘skew的幾種方法
如何減小clock skew?
OTP margin read mode
Skew definitions
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析
Skew Correction Using Delay Li
時(shí)序分析之useful skew的作用分析
有哪些查看源代碼的工具五款查看源代碼的工具詳細(xì)資料介紹
字模查看工具應(yīng)用程序免費(fèi)下載
如何查看工具通過Useful skew借了多少margin呢
評論