內(nèi)容提要
為客戶提供業(yè)內(nèi)首個具有大規(guī)模并行和分布式架構(gòu)的完全自動化環(huán)境
支持無限容量的設(shè)計優(yōu)化和簽核,周轉(zhuǎn)時間縮短至一夜,同時大幅降低設(shè)計功耗
支持云的解決方案,推動新興設(shè)計領(lǐng)域的發(fā)展,包括超大規(guī)模計算、5G 通信、移動、汽車和網(wǎng)絡(luò)
中國上海,2022 年 10 月 12 日 —— 楷登電子(美國 Cadence 公司,NASDAQ:CDNS)今日宣布推出新的 Cadence Certus Closure Solution,以應(yīng)對不斷增長的芯片級設(shè)計尺寸和復(fù)雜性挑戰(zhàn)。Cadence Certus Closure Solution 環(huán)境實現(xiàn)了設(shè)計收斂的自動化,并將整個設(shè)計收斂周期從數(shù)周縮短至一夜之間 —— 包括從簽核優(yōu)化到布線、靜態(tài)時序分析(STA)和參數(shù)提取。該解決方案支持無限容量,勝任大型芯片設(shè)計項目,與目前其他的方法和流程相比,最多可將生產(chǎn)力提高 10 倍。
Cadence Certus Closure Solution 消除了設(shè)計簽核收斂的瓶頸,降低了開發(fā)現(xiàn)今新興應(yīng)用的復(fù)雜性,如超大規(guī)模計算、5G 通信、移動、汽車和網(wǎng)絡(luò)。在推出 Cadence Certus Closure Solution 之前,全芯片收斂流程涉及手動、繁瑣的流程,包括全芯片組裝、靜態(tài)時序分析、優(yōu)化和包含 100 多個視圖的簽核,需要設(shè)計人員花費數(shù)月才能完成。新的解決方案提供了一個完全自動化的環(huán)境,實現(xiàn)了大規(guī)模分布式優(yōu)化和簽核。
因此,通過與 Cadence Innovus Implementation System 和 Tempus Timing Signoff Solution 共享同一個引擎,并行全芯片優(yōu)化得以實現(xiàn),模塊所有者無需進行反復(fù)迭代,設(shè)計師也可以快速做出優(yōu)化和簽核決定。此外,與 Cadence Cerebrus Intelligent Chip Explorer 配合使用,有助于提升模塊級到全芯片簽核收斂的工作效率。
Cadence Certus Closure Solution 可以實現(xiàn):
創(chuàng)新的可擴展架構(gòu):Cadence Certus Closure Solution 的分布式分層優(yōu)化和簽核架構(gòu)是云執(zhí)行的理想選擇,在云和本地數(shù)據(jù)中心環(huán)境中均可運行
增量簽核:只針對設(shè)計中經(jīng)過變更的部分提供靈活的重置和替換,進一步加快最終簽核速度
提高工程設(shè)計效率:完全自動化的流程,減少了在多個團隊中進行多次冗長迭代的需要,加快產(chǎn)品上市
SmartHub 界面:增強的交互式 GUI,支持交叉探測,以進行詳細的時序調(diào)試,推動最后的設(shè)計收斂
3D-IC 設(shè)計效率:與 Cadence Integrity 3D-IC Solution 緊密集成,幫助用戶收斂異構(gòu)工藝中裸片間的時序路徑
“如今,每次迭代通常需要設(shè)計團隊花費 5 - 7 天的時間來滿足芯片級簽核時序和功耗要求,采用以往的方法無法提供高效設(shè)計收斂所需的團隊合作和用戶體驗,”Cadence 公司資深副總裁兼數(shù)字和簽核事業(yè)部總經(jīng)理 Chin-Chi Teng 博士表示,“我們密切關(guān)注設(shè)計界的需求,推出了新的 Cadence Certus Closure Solution,為客戶提供了創(chuàng)新的芯片級優(yōu)化和簽核環(huán)境,在幾個小時內(nèi)即可實現(xiàn)出色的 PPA 結(jié)果。有了這款新的解決方案,我們將幫助客戶實現(xiàn)生產(chǎn)力目標,盡快將產(chǎn)品推向市場。”
Cadence Certus Closure Solution 支持公司的智能系統(tǒng)設(shè)計(Intelligent System Design)戰(zhàn)略,旨在實現(xiàn)卓越設(shè)計。
-
芯片
+關(guān)注
關(guān)注
463文章
54040瀏覽量
466486 -
Cadence
+關(guān)注
關(guān)注
68文章
1012瀏覽量
146972 -
數(shù)據(jù)中心
+關(guān)注
關(guān)注
18文章
5660瀏覽量
75050
原文標題:Cadence Certus 新品亮相!助力全芯片并行優(yōu)化和簽核速度提高 10 倍
文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
Cadence 推出 ChipStack? AI Super Agent,開辟芯片設(shè)計與驗證新紀元
MAX6400 - MAX6405:超小型芯片級微處理器監(jiān)控電路的卓越之選
奧迪威芯片級風扇:面向高性能電子設(shè)備的芯片級主動熱管理方案
Cadence推出全新完整小芯片生態(tài)系統(tǒng)
國民技術(shù)正式推出新款安全芯片N32S035
2025 Cadence 中國技術(shù)巡回研討會即將開啟 ——系統(tǒng)設(shè)計與分析專場研討會(上海站)
Melexis推出新型嵌入式電機驅(qū)動芯片MLX81339
Cadence推出Cerebrus AI Studio
漢思新材料|芯片級底部填充膠守護你的智能清潔機器人
Cadence Conformal AI Studio助力前端驗證設(shè)計
紫光展銳推出新一代旗艦級智能座艙芯片平臺A8880
概倫電子芯片級HBM靜電防護分析平臺ESDi介紹
Cadence推出新的Certus Closure Solution 面對芯片級設(shè)計尺寸等挑戰(zhàn)
評論