91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MPSoC R5引導(dǎo)4個(gè)A53和兩個(gè)R5的應(yīng)用程序的例子

FPGA之家 ? 來源:賽靈思中文社區(qū)論壇 ? 作者:付漢杰 ? 2022-10-20 11:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

01 介紹

工程師反饋R5引導(dǎo)A53和R5的應(yīng)用程序后,A53和R5的應(yīng)用程序沒有正確執(zhí)行。因此做了一個(gè)MPSoC R5引導(dǎo)4個(gè)A53和兩個(gè)R5的應(yīng)用程序的例子。

02 FSBL

MPSoC的FSBL能引導(dǎo)多個(gè)CPU的應(yīng)用程序。工程師可以不理解上述寄存器的細(xì)節(jié)。如果boot.bin里的某個(gè)parttiion是某一個(gè)CPU的可執(zhí)行代碼,F(xiàn)SBL中的函數(shù)XFsbl_Handoff( )會(huì)啟動(dòng)對(duì)應(yīng)的CPU。如果是目標(biāo)CPU是A53,會(huì)使用函數(shù)

XFsbl_UpdateResetVector()更新A53的服務(wù)地址。

03 應(yīng)用程序例子

由于只是簡(jiǎn)單例子,所以所有CPU都使用同一個(gè)串口。為了防止所有CPU打印出來的信息,混雜在一起,所以在打印之后,增加了1秒鐘延時(shí)。


打印中,增加了CPU的信息,用于區(qū)分不同CPU。

int main()
{
    init_platform();

sleep(1);

    for( int i=0; ; i++ )
    {
    xil_printf("No.%d Hello World from r5-aaa.

", i );
    sleep(1);
    }

    cleanup_platform();
    return 0;
}

04 內(nèi)存分配

4個(gè)A53和兩個(gè)R5的應(yīng)用程序,都運(yùn)行在DDR里。每個(gè)應(yīng)用程序,必須使用不同的DDR空間。

CPU DDR起始地址 DDR大小

84fa0ae0-3c6f-11ed-9e49-dac502259ad0.png

請(qǐng)根據(jù)上表,更新lscript.ld中的MEMORY里的ddr字段。A53-0的lscript.ld中的MEMORY部分,設(shè)置如下:

MEMORY
{
   psu_ddr_0_MEM_0 : ORIGIN = 0x1000000, LENGTH = 0x1000000
}

R5-0的lscript.ld中的MEMORY部分,設(shè)置如下:

MEMORY
{
   psu_ocm_ram_0_MEM_0 : ORIGIN = 0xFFFC0000, LENGTH = 0x40000
   psu_r5_0_atcm_MEM_0 : ORIGIN = 0x0, LENGTH = 0x10000
   psu_r5_0_btcm_MEM_0 : ORIGIN = 0x20000, LENGTH = 0x10000
   psu_r5_ddr_0_MEM_0 : ORIGIN = 0x3000000, LENGTH = 0x1000000
   psu_r5_tcm_ram_0_MEM_0 : ORIGIN = 0x0, LENGTH = 0x40000
}

05 R5引導(dǎo)4個(gè)A53和兩個(gè)R5的bif文件例子

SDK里,制作啟動(dòng)文件boot.bin時(shí),需要正確設(shè)置每個(gè)ELF文件的目標(biāo)CPU。SDK不能根據(jù)ELF文件,自動(dòng)設(shè)置目標(biāo)CPU。如果設(shè)置錯(cuò)誤,可能引起錯(cuò)誤,導(dǎo)致相關(guān)CPU的代碼,不能正確執(zhí)行。

//arch = zynqmp; split = false; format = BIN
the_ROM_image:
{
[fsbl_config]r5_single
[bootloader]C:prjzcu106v183zcu106_bsp_hw_hdf
5a_fsblDebugd_r5a_fsbl.elf
[destination_cpu = a53-0]C:prjzcu106v183zcu106_bsp_hw_hdfa53a_helloDebugd_a53a_hello.elf
[destination_cpu = a53-1]C:prjzcu106v183zcu106_bsp_hw_hdfa53b_helloDebugd_a53b_hello.elf
[destination_cpu = a53-2]C:prjzcu106v183zcu106_bsp_hw_hdfa53c_helloDebugd_a53c_hello.elf
[destination_cpu = a53-3]C:prjzcu106v183zcu106_bsp_hw_hdfa53d_helloDebugd_a53d_hello.elf
[destination_cpu = r5-0]C:prjzcu106v183zcu106_bsp_hw_hdf
5a_helloDebugd_r5a_hello.elf
[destination_cpu = r5-1]C:prjzcu106v183zcu106_bsp_hw_hdf
5b_helloDebugd_r5b_hello.elf
}

06 R5引導(dǎo)4個(gè)A53和兩個(gè)R5的啟動(dòng)記錄
Xilinx Zynq MP First Stage Boot Loader
Release 2018.3   Oct 12 2020  -  1708
Reset Mode      :       System Reset
Platform: Silicon (4.0), Cluster ID 0xC0000100
Running on R5-0 Processor, Device Name: XCZU7EV
Initializing TCM ECC
Address 0xFFFD95F0, Length FFE00020, ECC initialized
Address 0xFFFD95F0, Length FFE20000, ECC initialized
FMC VADJ Configuration Successful
Board Configuration successful
Processor Initialization Done
================= In Stage 2 ============
SD1 with level shifter Boot Mode
SD: rc= 0
File name is BOOT.BIN
Multiboot Reg : 0x0
Image Header Table Offset 0x8C0
*****Image Header Table Details********
Boot Gen Ver: 0x1020000
No of Partitions: 0x9
Partition Header Address: 0x440
Partition Present Device: 0x0
Initialization Success
======= In Stage 3, Partition No:1 =======
UnEncrypted data Length: 0x2812
Data word offset: 0x2812
Total Data word length: 0x2812
Destination Load Address: 0x1000000
Execution Address: 0x1000000
Data word offset: 0x5CF0
Partition Attributes: 0x116
Partition 1 Load Success
======= In Stage 3, Partition No:2 =======
UnEncrypted data Length: 0x2812
Data word offset: 0x2812
Total Data word length: 0x2812
Destination Load Address: 0x2000000
Execution Address: 0x2000000
Data word offset: 0x8510
Partition Attributes: 0x216
Partition 2 Load Success
======= In Stage 3, Partition No:3 =======
UnEncrypted data Length: 0x2812
Data word offset: 0x2812
Total Data word length: 0x2812
Destination Load Address: 0x5000000
Execution Address: 0x5000000
Data word offset: 0xAD30
Partition Attributes: 0x316
Partition 3 Load Success
======= In Stage 3, Partition No:4 =======
UnEncrypted data Length: 0x2812
Data word offset: 0x2812
Total Data word length: 0x2812
Destination Load Address: 0x6000000
Execution Address: 0x6000000
Data word offset: 0xD550
Partition Attributes: 0x416
Partition 4 Load Success
======= In Stage 3, Partition No:5 =======
UnEncrypted data Length: 0x148
Data word offset: 0x148
Total Data word length: 0x148
Destination Load Address: 0x0
Execution Address: 0x3C
Data word offset: 0xFD70
Partition Attributes: 0x51E
XFsbl_PartitionCopy:Going for LOVEC HIGHVEC Mechanism for R5.
XFsbl_PartitionLoad:After Partition Validation
Going for LOVEC HIGHVEC Mechanism for R5.
Partition 5 Load Success
======= In Stage 3, Partition No:6 =======
UnEncrypted data Length: 0x9B1
Data word offset: 0x9B1
Total Data word length: 0x9B1
Destination Load Address: 0x3000000
Execution Address: 0x0
Data word offset: 0xFEC0
Partition Attributes: 0x51E
Partition 6 Load Success
======= In Stage 3, Partition No:7 =======
UnEncrypted data Length: 0x148
Data word offset: 0x148
Total Data word length: 0x148
Destination Load Address: 0x0
Execution Address: 0x3C
Data word offset: 0x10880
Partition Attributes: 0x61E
Initializing TCM ECC
Address 0xFFFD95F0, Length FFE90000, ECC initialized
Address 0xFFFD95F0, Length FFEB0000, ECC initialized
Partition 7 Load Success
======= In Stage 3, Partition No:8 =======
UnEncrypted data Length: 0x9B1
Data word offset: 0x9B1
Total Data word length: 0x9B1
Destination Load Address: 0x4000000
Execution Address: 0x0
Data word offset: 0x109D0
Partition Attributes: 0x61E
Partition 8 Load Success
All Partitions Loaded
================= In Stage 4 ============
PMU-FW is not running, certain applications may not be supported.
Protection configuration applied
CPU 0x100 reset release, Exec State 0x0, HandoffAddress: 1000000
CPU 0x200 reset release, Exec State 0x0, HandoffAddress: 2000000
CPU 0x300 reset release, Exec State 0x0, HandoffAddress: 5000000
CPU 0x400 reset release, Exec State 0x0, HandoffAddress: 6000000
CPU 0x600 reset release, Exec State 0x8, HandoffAddress: 3C
XFsbl_Handoff:Restored R5LovecBuffer to LOVEC for R5.
Running Cpu Handoff address: 0x3C, Exec State: 8
Exit from FSBL
No.0 Hello World from a53-aaa.
No.0 Hello World from a53-bbb.
No.0 Hello World from a53-ccc.
No.0 Hello World from a53-ddd.
No.0 Hello World from r5-bbb.
No.0 Hello World from r5-aaa.
No.1 Hello World from a53-aaa.
No.1 Hello World from a53-bbb.
No.1 Hello World from a53-ccc.
No.1 Hello World from a53-ddd.
No.1 Hello World from r5-bbb.
No.1 Hello World from r5-aaa.
No.2 Hello World from a53-aaa.
No.2 Hello World from a53-bbb.
No.2 Hello World from a53-ccc.
No.2 Hello World from a53-ddd.
No.2 Hello World from r5-bbb.

07 APU Module

由于MPSoC的FSBL能引導(dǎo)多個(gè)CPU的應(yīng)用程序,工程師可以不理解下述寄存器的細(xì)節(jié)。


APU Module的基地址是0xFD5C0000,下列寄存器用于設(shè)置APU的復(fù)位地址。

RVBARADDR0L0x00000040Reset Vector Base Address
RVBARADDR0H0x00000044Reset Vector Base Address
RVBARADDR1L0x00000048Reset Vector Base Address
RVBARADDR1H0x0000004CReset Vector Base Address
RVBARADDR2L0x00000050Reset Vector Base Address
RVBARADDR2H0x00000054Reset Vector Base Address
RVBARADDR3L0x00000058Reset Vector Base Address
RVBARADDR3H0x0000005CReset Vector Base Address

08 RPU Module

RPU Module的基地址是0xFF9A0000,下列寄存器用于設(shè)置RPU的復(fù)位地址。

RPU0_CFG    0x00000100Configuration Parameters specific to RPU0
RPU1_CFG0x00000200Configuration Parameters specific to RPU1

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5609

    瀏覽量

    130041
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11286

    瀏覽量

    225159
  • 應(yīng)用程序
    +關(guān)注

    關(guān)注

    38

    文章

    3344

    瀏覽量

    60282

原文標(biāo)題:【工程師分享】MPSoC R5引導(dǎo)4個(gè)A53和兩個(gè)R5的應(yīng)用程序的例子

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何在 S32G3 上的 M7 和 A53 內(nèi)核之間建立 IPCF 通信?

    我能夠成功并行啟動(dòng) S32G3 的 M7 和 A53 內(nèi)核。對(duì)于 M7 內(nèi)核,我在 U-Boot 時(shí)停止,將固件加載到 SRAM 中,然后手動(dòng)執(zhí)行它。我的目標(biāo)是在兩個(gè)內(nèi)核之間建立 IPCF 通信
    發(fā)表于 03-05 07:28

    AD817配合ADG1211設(shè)計(jì)一個(gè)電流源

    擺率不會(huì)導(dǎo)致其失真,可能是什么原因?qū)е碌哪兀?而且也并不是嚴(yán)格意義上的恒流源,是因?yàn)锳DG1211的導(dǎo)通電阻120歐姆,影響了我的恒流情況嗎 這是我的原理圖 后面我又將R4R5進(jìn)行改變,改為1k
    發(fā)表于 01-24 01:15

    德州儀器TB5R1/TB5R2:四通道差分PECL接收器的技術(shù)剖析

    1 和 TB5R2 四通道差分 PECL 接收器,這款產(chǎn)品憑借其出色的性能和兼容性,在數(shù)字?jǐn)?shù)據(jù)和時(shí)鐘傳輸領(lǐng)域表現(xiàn)卓越。 文件下載: tb5r2.pdf 產(chǎn)品概述 TB5R1 和 TB
    的頭像 發(fā)表于 12-30 09:35 ?266次閱讀

    CS5N90A4R數(shù)據(jù)手冊(cè)

    詳細(xì)描述了CS5N90A4R的通用描述、特性、應(yīng)用、絕對(duì)最大額定值、電氣特性、封裝信息等。
    發(fā)表于 12-27 13:44 ?0次下載

    圣邦微電子SGM51613R4A/SGM51613R8A:高性能16位ADC的深度剖析

    : SGM51613R4A_SGM51613R8A.PDF 一、器件概述 SGM51613R4A和SGM51613R8A款功能強(qiáng)大的ADC,它們采用單電源VDD供電,一般為
    的頭像 發(fā)表于 11-27 16:20 ?1968次閱讀
    圣邦微電子SGM51613<b class='flag-5'>R4A</b>/SGM51613<b class='flag-5'>R8A</b>:高性能16位ADC的深度剖析

    AM6411技術(shù)文檔總結(jié)

    組合。AM64x 將 Sitara 器件的千兆位 TSN PRU-ICSSG 的兩個(gè)實(shí)例與多達(dá)兩個(gè) Arm? Cortex-A53? 內(nèi)核、多達(dá)四個(gè) Cortex-
    的頭像 發(fā)表于 10-10 09:25 ?2238次閱讀
    AM6411技術(shù)文檔總結(jié)

    DK5V60R10VT1東科高性能同步整流芯片

    DK5V60R10VT1是一款簡(jiǎn)單高效率的同步整流芯片,只有A,K兩個(gè)功能引腳,分別對(duì)應(yīng)肖特基二極管的PN管腳。芯片內(nèi)部集成了60V功率NMOS管,可以大幅降低二極管導(dǎo)通損耗,提高整機(jī)
    發(fā)表于 09-25 09:17 ?0次下載

    V5.2.1 A53 SMP啟動(dòng)卡死的原因?怎么解決?

    問題現(xiàn)象 使用標(biāo)準(zhǔn)版,A53雙核,調(diào)試SMP。 SMP第二個(gè)核啟動(dòng)后, 1,檢查Core0和Core1的VBAR_EL1是相同的0x22C000; 2,檢查Core0的SP_EL1
    發(fā)表于 09-12 07:32

    基于AM64x Sitara?處理器的工業(yè)應(yīng)用解決方案

    理進(jìn)行獨(dú)特組合。AM64x將基于Arm的器件的兩個(gè)示例與支持千兆位TSN的PRU-ICSSG與多達(dá)兩個(gè)Arm Cortex-A53內(nèi)核、多達(dá)四個(gè)Cortex-
    的頭像 發(fā)表于 09-03 11:53 ?860次閱讀
    基于AM64x Sitara?處理器的工業(yè)應(yīng)用解決方案

    如何用Arduino Nano/UNO R3開發(fā)板給另一個(gè)Arduino IDE不能下載的Arduino Nano/UNO R3開發(fā)板重新燒錄引導(dǎo)程序bootlaoder

    本文介紹了如何用能夠Arduino IDE下載的Arduino Nano/UNO R3開發(fā)板給另一個(gè)Arduino IDE不能下載的Arduino Nano/UNO R3開發(fā)板重新燒錄引導(dǎo)
    的頭像 發(fā)表于 08-08 20:16 ?3611次閱讀
    如何用Arduino Nano/UNO <b class='flag-5'>R</b>3開發(fā)板給另一<b class='flag-5'>個(gè)</b>Arduino IDE不能下載的Arduino Nano/UNO <b class='flag-5'>R</b>3開發(fā)板重新燒錄<b class='flag-5'>引導(dǎo)</b><b class='flag-5'>程序</b>bootlaoder

    貼片電容材質(zhì)X5R-X7R的溫度分別是多少

    貼片電容材質(zhì)X5R的溫度范圍為-55℃至+85℃,X7R的溫度范圍為-55℃至+125℃ 。以下是關(guān)于這種材質(zhì)的詳細(xì)解析: X5R材質(zhì):平衡性能與成本的中溫選擇 溫度范圍 X
    的頭像 發(fā)表于 07-03 16:00 ?1965次閱讀
    貼片電容材質(zhì)X<b class='flag-5'>5R-X7R</b>的溫度分別是多少

    一般晶體管光耦的開關(guān)特性

    要求,此處輸出導(dǎo)通Vce約為0.2V,(Vol<10%Vcc),為方便觀察高電平交叉點(diǎn),采用同相輸出接法。需要說明的是,本篇我們只考慮固定的R5R6值,也就是確
    的頭像 發(fā)表于 06-26 09:59 ?655次閱讀
    一般晶體管光耦的開關(guān)特性

    Banana Pi BPI-R4 Pro Wifi7 路由器開發(fā)板采用聯(lián)發(fā)科MT7988A芯片設(shè)計(jì),支持4個(gè)2.5G網(wǎng)口,支持2個(gè)10G光電口,支持4G/5G擴(kuò)展

    、128MB SPI-NAND 閃存。支持4個(gè)2.G網(wǎng)口,支持2個(gè)10G光電口,支持4G/5G擴(kuò)展。它是 BPI-
    的頭像 發(fā)表于 05-28 16:33 ?2238次閱讀
    Banana Pi BPI-<b class='flag-5'>R4</b> Pro Wifi7 路由器開發(fā)板采用聯(lián)發(fā)科MT7988<b class='flag-5'>A</b>芯片設(shè)計(jì),支持<b class='flag-5'>4</b><b class='flag-5'>個(gè)</b>2.5G網(wǎng)口,支持2<b class='flag-5'>個(gè)</b>10G光電口,支持<b class='flag-5'>4</b>G/<b class='flag-5'>5</b>G擴(kuò)展

    用于小型蜂窩無線電的 5G NR TDD 4T4R 射頻前端參考設(shè)計(jì) skyworksinc

    電子發(fā)燒友網(wǎng)為你提供()用于小型蜂窩無線電的 5G NR TDD 4T4R 射頻前端參考設(shè)計(jì)相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有用于小型蜂窩無線電的 5G NR TDD 4T4R 射頻前端參考
    發(fā)表于 05-16 18:30
    用于小型蜂窩無線電的 <b class='flag-5'>5</b>G NR TDD <b class='flag-5'>4T4R</b> 射頻前端參考設(shè)計(jì) skyworksinc

    基于RFSOC的8路5G ADC和8路9G的DAC PCIe卡

    板卡使用Xilinx最新的第三代RFSOC系列,單顆芯片包含8路ADC和DAC,64-bit Cortex A53系列4核CPU,Cortex-R5F實(shí)時(shí)處理核,以及大容量FPGA。
    的頭像 發(fā)表于 05-10 11:54 ?1076次閱讀
    基于RFSOC的8路<b class='flag-5'>5</b>G ADC和8路9G的DAC PCIe卡