現(xiàn)已推出新功能并支持工作流程互操作性
Cadence AWR Design Environment 平臺可提高工程團隊的生產(chǎn)力并減少周轉(zhuǎn)時間,加速射頻/微波元件和系統(tǒng)的開發(fā)。通過先進的設(shè)計自動化、項目管理、集成多物理場分析,以及與 Cadence 面向集成電路和 PCB 技術(shù)的制造布局工具實現(xiàn)工作流程互操作性,工程師可以消除阻礙產(chǎn)品開發(fā)的瓶頸,避免昂貴的重新設(shè)計。
借助最新版 AWR 軟件,射頻設(shè)計團隊可以直接研究芯片、封裝和 PCB 集成的影響,并擴展工作流程,涵蓋:
Clarity 3D Solver,用于大規(guī)模 3D 結(jié)構(gòu)的電磁分析
Celsius Thermal Solver,用于單片微波集成電路 (MMIC) 和射頻 PCB 高功耗應用的電熱協(xié)同仿真
Allegro PCB Designer 用于在各自的布局和簽核工具中隨時與系統(tǒng)的非射頻設(shè)計數(shù)據(jù)進行整合
Virtuoso Design Platform 和Virtuoso RF Solution可以集成來自 AWR Design Environment 中的射頻 IP,以便在大型電子系統(tǒng)設(shè)計中交叉使用

審核編輯 :李倩
-
集成電路
+關(guān)注
關(guān)注
5453文章
12583瀏覽量
374740 -
pcb
+關(guān)注
關(guān)注
4407文章
23887瀏覽量
424543 -
射頻設(shè)計
+關(guān)注
關(guān)注
0文章
59瀏覽量
9128
原文標題:AWR Design Environment 平臺 新版本亮點功能和優(yōu)勢一覽
文章出處:【微信號:封裝與高速技術(shù)前沿,微信公眾號:封裝與高速技術(shù)前沿】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
芯科科技發(fā)布Simplicity Studio 6軟件開發(fā)套件最新版本SiSDK 2025.12.0
蔚來世界模型NWM全新版本使用指南
蔚來世界模型NWM全新版本正式推送
福祿克Versiv 7.0新版本有哪些亮點
如何使用新版本J-Flash編程CW32 MCU
【直播預告】RT-Trace 全新版本發(fā)布|ITM輸出 MemoryWatch 功能首發(fā)實測! | 問學直播
戴爾數(shù)據(jù)保護軟件迎來全新版本
全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布
AMD Vivado Design Suite 2025.1現(xiàn)已推出
世界各國&地區(qū)常見電壓/頻率/插頭/插座一覽表
GUI Guider1.9.1新版本8大新亮點總結(jié) 為HMI開發(fā)注入新活力
普華基礎(chǔ)軟件開源汽車操作系統(tǒng)新版本代碼上線
普華基礎(chǔ)軟件開源車用操作系統(tǒng)迎來全新版本
網(wǎng)絡(luò)傳輸利器索尼NXL-ME80 V1.2新版本發(fā)布
SOA架構(gòu)開發(fā)小助手PAVELINK.SOA-Converter 2.1.2新版本發(fā)布
AWR Design Environment平臺新版本亮點功能和優(yōu)勢一覽
評論