91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一款售價(jià)約280美元的Xilinx Artix-7100T FPGA開發(fā)板

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-11-17 11:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA(現(xiàn)場可編程門陣列)是一種可重構(gòu)的微芯片——已經(jīng)被證明可以運(yùn)行一款用C語言編寫的3D光線追蹤游戲,其效率是x86 CPU的50倍,而功耗僅為后者的2%,這可能為未來編程效率的提高指明了道路。

這是由來自阿根廷的開發(fā)人員Victor SuarezRovere和來自賓夕法尼亞州的系統(tǒng)工程師Julian Kemmerer所完成的,文末可以下載他們所提供的白皮書PDF。

FPGA采用的是ArtyA7,一款售價(jià)約 280 美元的 Xilinx Artix-7100T FPGA 開發(fā)板,采用 28 納米工藝,具有 101,440 個(gè)邏輯單元(FPGA 的邏輯單元包含可以實(shí)現(xiàn)任何邏輯功能的查找表,使芯片具有可編程性),并且它的功耗不到一瓦。它所針對(duì)的 CPU是 Ryzen 7 4800H,這是一款基于 7 nm 工藝構(gòu)建的八核 16 線程筆記本電腦處理器,默認(rèn) TDP 為 45W。R7 4700G 目前的售價(jià)約為 240 美元。

這款在這兩個(gè)截然不同的平臺(tái)上運(yùn)行的游戲名為《spheres VsShapes》,在情節(jié)、角色或?qū)嶋H玩法方面似乎沒有太多內(nèi)容,但確實(shí)有很多光線追蹤,比如一個(gè)閃亮的金屬球在棋盤般的環(huán)境中彈跳,這反映在它閃亮的球形表面上。

兩個(gè)平臺(tái)都以1080p和每秒50幀的速度渲染游戲,但FPGA使用660毫瓦,而R7需要35W,相差53倍。據(jù)推測(cè),如果FPGA使用與CPU相同的7nm工藝,F(xiàn)PGA的功耗可能會(huì)降低到110毫瓦。

整個(gè)事情的關(guān)鍵是Kemmerer發(fā)明的Pipeline C 和Suarez。你可以在GitHub上找到它們。"游戲的像素渲染和動(dòng)畫邏輯是基于浮點(diǎn)和矢量數(shù)學(xué)運(yùn)算的。所有的游戲代碼都是用一種簡潔的語法來表達(dá)的,可以直接轉(zhuǎn)化為數(shù)字電路。他們?cè)谡撐闹袑懙溃?這個(gè)設(shè)計(jì)目前的目標(biāo)是一塊具有全高清數(shù)字視頻輸出的FPGA板,而且這個(gè)工作流程還允許使用未經(jīng)修改的源代碼在普通PC上實(shí)時(shí)運(yùn)行游戲。"這使得開發(fā)-測(cè)試迭代的速度比傳統(tǒng)的硬件設(shè)計(jì)工具快得多。對(duì)于相同的工作負(fù)荷,計(jì)算效率比使用現(xiàn)代CPU要好50倍以上,而芯片的體積要小一個(gè)數(shù)量級(jí)。"

"Sphery VsShapes "作為一個(gè)圖形演示相當(dāng)不錯(cuò),這意味著未來的編程是更有趣的--特別是當(dāng)FPGA將開始出現(xiàn)在AMD芯片中。我們計(jì)劃將整個(gè)系統(tǒng)移植到RISC-V上,并設(shè)計(jì)一個(gè)支持流水線的開源ASIC,這也為微控制器的世界提供了可能性?!边@些代碼可以被轉(zhuǎn)換成邏輯電路,在現(xiàn)成的CPU上運(yùn)行,或者在微控制器上開發(fā)硬件/軟件外設(shè),而無需更改代碼?!盨uarez和Kemmerer在結(jié)論中寫道。"我們獲得的結(jié)果很容易重復(fù),因?yàn)椴牧虾苋菀撰@得,而且不貴"。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22423

    瀏覽量

    636661
  • C語言
    +關(guān)注

    關(guān)注

    183

    文章

    7644

    瀏覽量

    145662
  • 光線追蹤
    +關(guān)注

    關(guān)注

    0

    文章

    185

    瀏覽量

    22101

原文標(biāo)題:效率提升50倍!采用相同的C語言程序,28納米FPGA跑3D光線追蹤游戲輕松擊敗7納米x86!

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Azukar-FPGA開源FPGA教育開發(fā)板介紹

    初學(xué) FPGA 數(shù)字設(shè)計(jì)總遇坎?商用開發(fā)板綁定專有工具鏈,學(xué)習(xí)成果無法跨項(xiàng)目復(fù)用;元件封裝稀有難焊接,新手手動(dòng)裝配頻頻失敗;設(shè)計(jì)文件不公開,想復(fù)刻改造卻無據(jù)可依;開發(fā)板架構(gòu)固定,適配不了實(shí)驗(yàn)室多樣的實(shí)訓(xùn)需求?
    的頭像 發(fā)表于 03-11 11:22 ?282次閱讀
    Azukar-<b class='flag-5'>FPGA</b>開源<b class='flag-5'>FPGA</b>教育<b class='flag-5'>開發(fā)板</b>介紹

    【ALINX 教程】FPGA Multiboot 功能實(shí)現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    教程目的 本教程介紹如何在 ?ALINX Artix US+ AXAU25 FPGA ?開發(fā)板上,通過? Multiboot ?實(shí)現(xiàn)多個(gè) bitstream 的存儲(chǔ)與動(dòng)態(tài)切換,并在配置失敗時(shí)自動(dòng)回退
    的頭像 發(fā)表于 01-05 15:41 ?1266次閱讀
    【ALINX 教程】<b class='flag-5'>FPGA</b> Multiboot 功能實(shí)現(xiàn)——基于 ALINX <b class='flag-5'>Artix</b> US+ AXAU25 <b class='flag-5'>開發(fā)板</b>

    Renesas RX66T 開發(fā)板:功能、配置與使用指南

    Renesas RX66T 開發(fā)板:功能、配置與使用指南 在嵌入式系統(tǒng)開發(fā)領(lǐng)域,一款性能優(yōu)良的開發(fā)板能為工程師們帶來極大的便利。Renesa
    的頭像 發(fā)表于 12-29 15:45 ?533次閱讀

    Renesas FPB - RA2T1快速原型開發(fā)板:開啟高效設(shè)計(jì)之旅

    Renesas FPB - RA2T1快速原型開發(fā)板:開啟高效設(shè)計(jì)之旅 在電子設(shè)計(jì)領(lǐng)域,一款優(yōu)秀的快速原型開發(fā)板能極大地提升開發(fā)效率,為項(xiàng)目
    的頭像 發(fā)表于 12-26 16:20 ?303次閱讀

    物聯(lián)網(wǎng)新手小白,求前輩推薦一款學(xué)習(xí)用開發(fā)板

    我是新手小白,想自學(xué)物聯(lián)網(wǎng)和人工智能技術(shù),希望前輩們能推薦一款適合進(jìn)行初級(jí)到中級(jí)知識(shí)學(xué)習(xí)、實(shí)驗(yàn)和項(xiàng)目開發(fā)開發(fā)板兼顧性價(jià)比,包括具體的品牌和型號(hào)。
    發(fā)表于 12-25 18:44

    探索 KIT_XMC71_EVK_LITE_V1 XMC7100 評(píng)估:嵌入式開發(fā)新選擇

    探索 KIT_XMC71_EVK_LITE_V1 XMC7100 評(píng)估:嵌入式開發(fā)新選擇 在嵌入式開發(fā)領(lǐng)域,一款合適的評(píng)估
    的頭像 發(fā)表于 12-19 16:15 ?446次閱讀

    請(qǐng)問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Ar
    發(fā)表于 11-11 07:44

    基于FPGA開發(fā)板DE10-Standard和T-Core的串口通信設(shè)計(jì)

    本文適用于DE10-Standard、T-Core、DE1-SOC以及DE10-Nano等有GPIO引腳外擴(kuò)的FPGA開發(fā)板。
    的頭像 發(fā)表于 10-28 11:15 ?4635次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>DE10-Standard和<b class='flag-5'>T</b>-Core的串口通信設(shè)計(jì)

    fpga開發(fā)板 璞致Artix-7系列之PA-Starlite Artix7 A735T 75T 100T 200T開發(fā)板用戶手冊(cè)-學(xué)習(xí)

    Artix-7系列開發(fā)板一款基于Xilinx XC7A35T/75T/100
    的頭像 發(fā)表于 10-14 14:59 ?2297次閱讀
    <b class='flag-5'>fpga</b><b class='flag-5'>開發(fā)板</b> 璞致<b class='flag-5'>Artix</b>-7系列之PA-Starlite <b class='flag-5'>Artix</b>7 A735<b class='flag-5'>T</b> 75<b class='flag-5'>T</b> 100<b class='flag-5'>T</b> 200<b class='flag-5'>T</b><b class='flag-5'>開發(fā)板</b>用戶手冊(cè)-學(xué)習(xí)<b class='flag-5'>板</b>

    fpga開發(fā)板 璞致ZYNQ 7000 系列之 PZ7035/PZ7045/PZ7100-FH 核心開發(fā)板用戶手冊(cè)

    本文介紹了Xilinx Zynq-7000系列可擴(kuò)展處理平臺(tái)及其開發(fā)板應(yīng)用。Zynq-7000采用雙核ARM Cortex-A9處理器與28nm FPGA架構(gòu),支持高性能嵌入式開發(fā)。
    的頭像 發(fā)表于 09-15 15:54 ?6893次閱讀
    <b class='flag-5'>fpga</b><b class='flag-5'>開發(fā)板</b> 璞致ZYNQ 7000 系列之 PZ7035/PZ7045/PZ<b class='flag-5'>7100</b>-FH 核心<b class='flag-5'>板</b>與<b class='flag-5'>開發(fā)板</b>用戶手冊(cè)

    是否需要買個(gè)fpga開發(fā)板?

    糾結(jié)要不要買個(gè) FPGA 開發(fā)板?真心建議搞塊,尤其是想在數(shù)字電路、嵌入式領(lǐng)域扎根的同學(xué),這玩意兒可不是可有可無的擺設(shè)。入門級(jí)的選擇不少,全新的像 Cyclone IV、Artix
    的頭像 發(fā)表于 07-31 10:32 ?759次閱讀
    是否需要買<b class='flag-5'>一</b>個(gè)<b class='flag-5'>fpga</b><b class='flag-5'>開發(fā)板</b>?

    有ARM,NPU,FPGA三種核心的開發(fā)板 — 米爾安路飛龍派開發(fā)板

    最近我發(fā)現(xiàn)個(gè)有趣的開發(fā)板。這個(gè)開發(fā)板集合了ARM核心,NPU核心甚至還有FPGA核心。它就是米爾新出的YM90X開發(fā)板。它基于安路科技所打
    的頭像 發(fā)表于 06-13 08:03 ?1744次閱讀
    有ARM,NPU,<b class='flag-5'>FPGA</b>三種核心的<b class='flag-5'>開發(fā)板</b> — 米爾安路飛龍派<b class='flag-5'>開發(fā)板</b>

    【干貨分享】:開源小巧的FPGA開發(fā)板——Icepi Zero

    “IcepiZero是一款經(jīng)濟(jì)實(shí)惠的FPGA開發(fā)板,和樹莓派Zero樣的外形尺寸。它搭載LatticeECP525F,可在保持小巧便攜尺寸的同時(shí)實(shí)現(xiàn)強(qiáng)大的設(shè)計(jì)。它還具有
    的頭像 發(fā)表于 06-10 08:05 ?1572次閱讀
    【干貨分享】:開源小巧的<b class='flag-5'>FPGA</b><b class='flag-5'>開發(fā)板</b>——Icepi Zero

    正點(diǎn)原子AU15開發(fā)板資料發(fā)布!板載40G QSFP、PCIe3.0x8和FMC LPC等接口,性能強(qiáng)悍!

    正點(diǎn)原子AU15開發(fā)板資料發(fā)布!板載40G QSFP、PCIe3.0x8和FMC LPC等接口,性能強(qiáng)悍! 正點(diǎn)原子AU15開發(fā)板搭載Xilinx Artix UltraScale+
    發(fā)表于 05-30 17:04

    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開發(fā)平臺(tái) AMD/Xilinx Versal? AI Edge VEK280

    AMD/Xilinx Versal? AI Edge VEK280評(píng)估套件是一款面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開發(fā)平臺(tái),專為邊緣計(jì)算場景優(yōu)化設(shè)計(jì)。以下從核心配置、技術(shù)特性、應(yīng)用場景及
    的頭像 發(fā)表于 04-11 18:33 ?2480次閱讀
    面向AI與機(jī)器學(xué)習(xí)應(yīng)用的<b class='flag-5'>開發(fā)</b>平臺(tái) AMD/<b class='flag-5'>Xilinx</b> Versal? AI Edge VEK<b class='flag-5'>280</b>