鎖相環(huán)中的分頻器,是一個神來之筆,有了這個分頻器,一個PCB板上,只需要一個好晶振,就可以獲得幾乎任何頻率的,而且指標(biāo)優(yōu)良的信號。

分頻器放置于鎖相環(huán)的反饋回路中,作用是將VCO的高頻率信號以指定的分頻倍數(shù)分頻到參考頻率,然后輸入到鑒相器,與參考時鐘,也就是晶振,進(jìn)行比較。
頻率低的分頻器,可以用一個通用可編程計數(shù)器實現(xiàn)。
比如說,有一個計數(shù)器,它對輸入時鐘信號的上升沿進(jìn)行計數(shù),每計到N個上升沿,就輸出一個上升沿,那么這個計數(shù)器就可以看做分頻比為N的分頻器。
但是這種通用可編程計數(shù)器只能在較低的頻率下工作(通常在1GHz以下),所以就不滿足我們射頻上的需要了。而且,退一萬步講,就算頻率上滿足要求了,但是功耗性能也不是最優(yōu)的。
分頻器的輸入端是鎖相環(huán)中工作頻率最高的電路,也是功耗最大的電路。
在射頻鎖相環(huán)的分頻器設(shè)計中,按照工作頻率,將整個分頻器分為前端和后端兩部分。
前端呢,負(fù)責(zé)高頻信號的分頻,將高頻信號分頻到較低頻率。
后端呢,可以使用可編程計數(shù)器,進(jìn)一步將信號分頻至所需的頻率。
前端電路稱為預(yù)定標(biāo)器,最常用的是雙模預(yù)定標(biāo)器,即具有兩個分頻比為N或N+1的預(yù)定標(biāo)器,常見的分頻比有8或9,4或5等,分頻比由一位輸入控制信號來決定。
在現(xiàn)代鎖相環(huán)中,經(jīng)常用到的分頻器是基于雙模預(yù)定標(biāo)器的雙模分頻器,如下圖所示。

其中,預(yù)定標(biāo)器由控制信號控制其分頻比為N或者N+1,P和S為兩個可編程計數(shù)器,這里分別設(shè)置為分頻比P和S,并且滿足P大于等于S。
雙模分頻器的工作原理是這樣的:
(1) 在一個周期開始時,預(yù)定標(biāo)器設(shè)定為分頻比N+1,即每輸入N+1個振蕩器時鐘沿,預(yù)定標(biāo)器輸出一個時鐘沿給下面的計數(shù)器P和S。
(2) 當(dāng)計數(shù)器S得到S個輸入時鐘沿時,因為S值通常小于P值,所以其首先輸出一個時鐘沿,然后停止計數(shù)。此時,分頻器已接收到S(N+1)個振蕩器時鐘沿。
(3) S計數(shù)器的輸出時鐘沿,改變了預(yù)定標(biāo)器的控制信號,預(yù)定標(biāo)器分頻比改變?yōu)镹,
(4) 在P計數(shù)器接收到下(P-S)個預(yù)定標(biāo)器輸出時鐘沿后,P計數(shù)器計數(shù)達(dá)到P,輸出一個時鐘沿,這意味著分頻器又接收到(P-S)*N個振蕩器時鐘沿。
(5) P計數(shù)器的輸出時鐘沿重置整個分頻器,一個分頻器周期就結(jié)束了。
這樣,在一個分頻器周期內(nèi),總共接收到S(N+1)+(P-S)N,也就是PN+S個振蕩器時鐘沿,這樣就實現(xiàn)了PN+S的分頻比,其中P大于或等于S。
這樣的話,只要改變S的值,就可以使分頻比以1的步進(jìn)變化。
審核編輯:湯梓紅
-
鎖相環(huán)
+關(guān)注
關(guān)注
36文章
635瀏覽量
91139 -
分頻器
+關(guān)注
關(guān)注
43文章
536瀏覽量
53401
原文標(biāo)題:鎖相環(huán)中的分頻器
文章出處:【微信號:加油射頻工程師,微信公眾號:加油射頻工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
基于可編程邏輯芯片和CPU實現(xiàn)數(shù)字鎖相環(huán)頻率合成器的設(shè)計
基于FPGA的任意分頻器設(shè)計
傳輸線為2~5米產(chǎn)生的附加抖動易引起鎖相環(huán)失鎖嗎?
如何利用CPLD/FPGA設(shè)計多功能分頻器?
分頻電路由什么構(gòu)成?2.4GHz動態(tài)CMOS分頻器設(shè)計難嗎?
基于adf4351鎖相環(huán)相關(guān)硬件的設(shè)計資料分享
鎖相環(huán)頻率合成器(Motorola集成電路應(yīng)用技術(shù)叢書)
小數(shù)分頻鎖相環(huán)的工作原理
基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)
MAX9382在鎖相環(huán)中的應(yīng)用
什么是分頻器 分頻器介紹
利用FPGA技術(shù)實現(xiàn)各類分頻器的設(shè)計
鎖相環(huán)中的分頻器
評論