2023年3月22日，北京大學(xué)彭海琳教授課題組在《自然》（Nature）期刊上發(fā)表題為“2D fin field-effect transistors integrated with epitaxial high-κ gate oxide”的研究論文。該研究報(bào)道了一種全新二維半導(dǎo)體垂直鰭片/高介電自氧化物外延集成架構(gòu)（2D fin/oxide Bi2O2Se/Bi2SeO5），并研制了高性能二維鰭式場效應(yīng)晶體管（2D FinFET）。二維半導(dǎo)體鰭片/自氧化物外延異質(zhì)結(jié)構(gòu)具有原子級(jí)平整界面和超薄的鰭片厚度（可達(dá)一個(gè)單胞厚度，~1.2 nm），并實(shí)現(xiàn)了晶圓級(jí)單一定向陣列制備以及定點(diǎn)、高密度生長。基于Bi2O2Se/Bi2SeO5外延異質(zhì)結(jié)的二維鰭式場效應(yīng)晶體管具有高達(dá)270 cm2/Vs的電子遷移率、極低的關(guān)態(tài)電流（~1 pA/μm）和很高的開/關(guān)態(tài)電流比（108），溝道長度為400 nm時(shí)開態(tài)電流密度高達(dá)830 μA/μm，滿足國際器件與系統(tǒng)路線圖（IRDS）的2028年低功耗器件目標(biāo)要求。該原創(chuàng)性工作突破了后摩爾時(shí)代高速低功耗芯片的關(guān)鍵新材料與新架構(gòu)三維異質(zhì)集成瓶頸，為開發(fā)突破硅基晶體管極限的未來芯片技術(shù)帶來新機(jī)遇。論文通訊作者是彭海琳教授，并列第一作者是譚聰偉、于夢(mèng)詩、唐浚川、高嘯寅。

研究背景

晶體管作為芯片的核心元器件，通過尺寸微縮、材料多功能集成和架構(gòu)優(yōu)化等方式，不斷提高芯片集成度，進(jìn)而提升能效和算力。摩爾定律的推動(dòng)下，目前傳統(tǒng)硅基芯片已成功迭代至5 nm制程節(jié)點(diǎn)。隨著集成電路制程向亞3納米技術(shù)節(jié)點(diǎn)邁進(jìn)，芯片尺寸微縮逼近硅基材料物理極限，短溝道效應(yīng)和熱效應(yīng)日趨顯著，新材料、新架構(gòu)和新器件的探索與研究迫在眉睫。

一代制程，一代材料，一代架構(gòu)。集成電路過去70多年發(fā)展中，高遷移率應(yīng)變硅的應(yīng)用、高介電常數(shù)（κ）氧化物與半導(dǎo)體溝道的異質(zhì)集成、垂直鰭片架構(gòu)的開發(fā)都為推動(dòng)現(xiàn)代芯片產(chǎn)業(yè)發(fā)展做出了劃時(shí)代的貢獻(xiàn)。后摩爾時(shí)代，高遷移率二維半導(dǎo)體因其表面無懸掛鍵、原子級(jí)厚度和高遷移率等特性，可實(shí)現(xiàn)出色的柵控和高驅(qū)動(dòng)電流，抑制短溝道效應(yīng)，因此被作為“后硅”延續(xù)時(shí)代晶體管尺寸微縮的重要材料之一。垂直鰭片（Fin）架構(gòu)通過增加溝道柵控面積，協(xié)同高κ氧化物與鰭片溝道異質(zhì)集成，大大增強(qiáng)器件柵控能力，抑制短溝道效應(yīng)，并降低亞閾值漏電流，進(jìn)一步突破芯片算力、能效和集成瓶頸。以垂直鰭片（Fin）硅基溝道架構(gòu)和三柵極圍繞結(jié)構(gòu)的鰭式場效應(yīng)晶體管（FinFET）技術(shù)在2011年商業(yè)化量產(chǎn)于22 nm制程工藝，主導(dǎo)了現(xiàn)代晶體管微縮制程工藝，也是當(dāng)前最先進(jìn)的商用5 nm制程集成電路的主流溝道架構(gòu)。

工藝技術(shù)節(jié)點(diǎn)進(jìn)入亞3 nm以后，垂直鰭片溝道架構(gòu)的新器件開發(fā)仍備受關(guān)注，人們正在考慮制造基于垂直鰭式結(jié)構(gòu)開發(fā)垂直圍柵器件（VGAA）或垂直傳輸場效應(yīng)晶體管（VTFET），以滿足“后摩爾時(shí)代”芯片的更高集成度、高性能和低功耗發(fā)展要求，世界著名集成電路制造龍頭公司IBM和三星已進(jìn)行相關(guān)研發(fā)。由此，實(shí)現(xiàn)全新架構(gòu)高遷移率二維層狀半導(dǎo)體垂直鰭片/高介電（κ）氧化物異質(zhì)結(jié)的異質(zhì)集成，開發(fā)二維鰭式場效應(yīng)晶體管（2D FinFET）及二維圍柵器件（2D GAA）等新架構(gòu)器件，有望突破傳統(tǒng)硅基半導(dǎo)體亞5 nm厚度量子限域效應(yīng)的材料限制，將讓芯片迭代進(jìn)入一個(gè)嶄新的時(shí)代，被認(rèn)為是向下一代晶體管邁進(jìn)的一個(gè)里程碑，屬于世界科技前沿的熱點(diǎn)和新興領(lǐng)域。然而，全新架構(gòu)二維垂直鰭片/高κ氧化物的三維異質(zhì)集成一直是尚未解決的難題，尚屬于空白，亟待突破。

近年來，北京大學(xué)彭海琳教授課題組主要從事二維材料物理化學(xué)與表界面調(diào)控研究，致力于解決新型高遷移率二維材料（金屬硫氧族材料、石墨烯等）的表界面生長控制及結(jié)構(gòu)與性能調(diào)控中具有挑戰(zhàn)性的國際前沿科學(xué)問題，創(chuàng)制了全新二維半導(dǎo)體芯片材料Bi2O2Se，受到國內(nèi)外同行的廣泛關(guān)注和追蹤，開啟了二維半導(dǎo)體Bi2O2Se的研究序幕（Nature Nanotechnol.2017, 12, 530;Acc. Mater. Res.2021, 2, 842.），并開發(fā)了二維半導(dǎo)體Bi2O2Se的超薄高κ自然氧化物柵介質(zhì)Bi2SeO5及高性能二維晶體管（Nature Electron.2020, 3, 473;Nature Electron.2022, 5, 643;Nature Mater.2023）。

研究內(nèi)容與圖文

針對(duì)全新三維架構(gòu)中二維溝道材料與介電質(zhì)集成這一科學(xué)難題和實(shí)際應(yīng)用需求，最近，北京大學(xué)彭海琳教授課題組獨(dú)辟蹊徑，基于自主研發(fā)的新型二維鉍基材料體系，實(shí)現(xiàn)了自支撐高遷移率二維半導(dǎo)體Bi2O2Se垂直鰭片的精準(zhǔn)合成。同時(shí)，結(jié)合可控氧化手段，實(shí)現(xiàn)了晶圓級(jí)二維Bi2O2Se垂直鰭片/高κ自氧化物Bi2SeO5的異質(zhì)集成。值得強(qiáng)調(diào)的是，二維Bi2O2Se可被逐層可控插層氧化減薄至1個(gè)單胞厚度（1.2納米），并與高κ自氧化物Bi2SeO5形成原子級(jí)平整、晶格匹配的高質(zhì)量半導(dǎo)體/介電層界面。結(jié)合微納加工及刻蝕技術(shù)，精確控制異質(zhì)架構(gòu)的成核過程，實(shí)現(xiàn)了單一取向的二維垂直鰭片/高κ自氧化物異質(zhì)結(jié)陣列的定點(diǎn)和定向外延。并在此基礎(chǔ)上首次實(shí)現(xiàn)了溝道厚度約6納米的高性能二維垂直鰭式晶體管（2D FinFET）的研制。二維FinFET在遷移率（270 cm2/Vs）、關(guān)態(tài)電流（1 pA/μm）和開關(guān)比（108）等性能滿足業(yè)界高性能低功耗器件要求的同時(shí)，相對(duì)于商用Si、Ge及過渡金屬硫化物等溝道材料，在開態(tài)電流密度方面展現(xiàn)出二維FinFET電子學(xué)的優(yōu)勢(shì)。

圖1：二維層狀半導(dǎo)體鰭式陣列與高κ全環(huán)繞氧化物柵介質(zhì)集成。

圖2：二維層狀半導(dǎo)體鰭片/氧化物外延異質(zhì)結(jié)的結(jié)構(gòu)表征。

圖3：定向二維鰭片/氧化物異質(zhì)結(jié)陣列的精確集成。

圖4：二維鰭片/氧化物異質(zhì)結(jié)制備的二維FinFET電學(xué)性能。

該項(xiàng)研究成果實(shí)現(xiàn)了“從0到1”的創(chuàng)新突破，首次創(chuàng)制了一類全新架構(gòu)的高遷移率二維半導(dǎo)體垂直鰭片/高κ自氧化物異質(zhì)結(jié)，并在國際上率先研制了高性能二維鰭式場效應(yīng)晶體管（2D FinFET），在二維材料表界面生長控制、低維材料結(jié)構(gòu)與性能調(diào)控、新原理器件開發(fā)、新架構(gòu)器件三維異質(zhì)集成、高算力低功耗集成電路芯片等領(lǐng)域具有開拓性意義。該研究成果得到國家自然科學(xué)基金委、科技部、北京分子科學(xué)國家研究中心、騰訊基金會(huì)、北京大學(xué)博雅博士后、北京分子科學(xué)國家研究中心博士后項(xiàng)目（BMS Junior Fellow）等機(jī)構(gòu)和項(xiàng)目的資助，并得到了北京大學(xué)化學(xué)與分子工程學(xué)院分子材料與納米加工實(shí)驗(yàn)室（MMNL）儀器平臺(tái)的支持。

審核編輯 ：李倩