在這里，我們描述了使用 Synopsys SoundWire VIP 測(cè)試套件集成和驗(yàn)證 SoundWire 設(shè)計(jì)是多么容易。

通常，驗(yàn)證IP和設(shè)計(jì)集成需要深入了解協(xié)議和方法。這需要投入大量時(shí)間來(lái)建立內(nèi)部專(zhuān)業(yè)知識(shí)。為了加快這一過(guò)程，Synopsys 的 Soundwire VIP 解決方案采用 100% 原生 SystemVerilog 編寫(xiě)，以實(shí)現(xiàn)易用性、易于集成和高性能。此外，我們還提供完整、獨(dú)立且經(jīng)過(guò)設(shè)計(jì)驗(yàn)證的測(cè)試套件，采用 SystemVerilog UVM 編寫(xiě)，針對(duì)協(xié)議合規(guī)性測(cè)試。這些作為源代碼提供，使用戶(hù)能夠輕松自定義或擴(kuò)展環(huán)境，以包括獨(dú)特的特定于應(yīng)用程序的測(cè)試或極端情況方案。在某些情況下，使用 Synopsys VIP 和測(cè)試套件，我們的用戶(hù)將驗(yàn)證時(shí)間從幾個(gè)月縮短到幾個(gè)小時(shí)。

聲線(xiàn)測(cè)試套件架構(gòu)

驗(yàn)證 IP 和 RTL 設(shè)計(jì) 集成 是 良好 的 測(cè)試 套件 架構(gòu) 最 有幫助 的 領(lǐng)域 之一。如果測(cè)試套件環(huán)境的設(shè)計(jì)考慮到各種設(shè)計(jì)配置，則很容易插入帶有驗(yàn)證IP的設(shè)計(jì)。下圖說(shuō)明了我們的測(cè)試套件體系結(jié)構(gòu)。

此體系結(jié)構(gòu)的目的是使環(huán)境設(shè)計(jì)獨(dú)立，以便它可以毫不費(fèi)力地與任何設(shè)計(jì)一起使用。在此圖中，測(cè)試套件提供了深紫色和淺紫色色塊，用戶(hù)只需在淺紫色色框中進(jìn)行干預(yù)即可根據(jù)特定的DUT自定義環(huán)境。這些更改是一次性更改，所有現(xiàn)有測(cè)試和序列都應(yīng)在更改后按原樣運(yùn)行。這 顯著 縮短 了 任何 設(shè)計(jì) 的 驗(yàn)證 時(shí)間， 同時(shí) 使 用戶(hù) 能夠 靈活 地 為 設(shè)計(jì) 特定 的 測(cè)試 場(chǎng)景 編寫(xiě) 自己的 測(cè)試 和 序列。

審核編輯：郭婷