內(nèi)存和NOR型閃存的基本存儲(chǔ)單元是bit，用戶可以隨機(jī)訪問(wèn)任何一個(gè)bit的信息。而NAND型閃存的基本存儲(chǔ)單元是頁(yè)（Page）（可以看到，NAND型閃存的頁(yè)就類(lèi)似硬盤(pán)的扇區(qū)，硬盤(pán)的一個(gè)扇區(qū)也為512字節(jié)）。每一頁(yè)的有效容量是512字節(jié)的倍數(shù)。所謂的有效容量是指用于數(shù)據(jù)存儲(chǔ)的部分，實(shí)際上還要加上16字節(jié)的校驗(yàn)信息，因此我們可以在閃存廠商的技術(shù)資料當(dāng)中看到“（512+16）Byte”的表示方式。目前2Gb以下容量的 NAND型閃存絕大多數(shù)是（512+16）字節(jié)的頁(yè)面容量，2Gb以上容量的NAND型閃存則將頁(yè)容量擴(kuò)大到（2048+64）字節(jié)。

NAND型閃存以塊為單位進(jìn)行擦除操作。閃存的寫(xiě)入操作必須在空白區(qū)域進(jìn)行，如果目標(biāo)區(qū)域已經(jīng)有數(shù)據(jù)，必須先擦除后寫(xiě)入，因此擦除操作是閃存的基本操作。一般每個(gè)塊包含32個(gè)512字節(jié)的頁(yè)，容量16KB;而大容量閃存采用2KB頁(yè)時(shí)，則每個(gè)塊包含64個(gè)頁(yè)，容量128KB。

每顆NAND型閃存的I/O接口一般是8條，每條數(shù)據(jù)線每次傳輸（512+16）bit信息，8條就是（512+16）×8bit，也就是前面說(shuō)的512 字節(jié)。但較大容量的NAND型閃存也越來(lái)越多地采用16條I/O線的設(shè)計(jì)，如三星編號(hào)K9K1G16U0A的芯片就是64M×16bit的NAND型閃存，容量1Gb，基本數(shù)據(jù)單位是（256+8）×16bit，還是512字節(jié)。

尋址時(shí)，NAND型閃存通過(guò)8條I/O接口數(shù)據(jù)線傳輸?shù)刂沸畔?，每包傳?位地址信息。由于閃存芯片容量比較大，一組8位地址只夠?qū)ぶ?56個(gè)頁(yè)，顯然是不夠的，因此通常一次地址傳送需要分若干組，占用若干個(gè)時(shí)鐘周期。NAND的地址信息包括列地址（頁(yè)面中的起始操作地址）、塊地址和相應(yīng)的頁(yè)面地址，傳送時(shí)分別分組，至少需要三次，占用三個(gè)周期。隨著容量的增大，地址信息會(huì)更多，需要占用更多的時(shí)鐘周期傳輸，因此NAND型閃存的一個(gè)重要特點(diǎn)就是容量越大，尋址時(shí)間越長(zhǎng)。而且，由于傳送地址周期比其他存儲(chǔ)介質(zhì)長(zhǎng)，因此NAND型閃存比其他存儲(chǔ)介質(zhì)更不適合大量的小容量讀寫(xiě)請(qǐng)求。

決定NAND型閃存的因素有哪些？

1.頁(yè)數(shù)量

前面已經(jīng)提到，越大容量閃存的頁(yè)越多、頁(yè)越大，尋址時(shí)間越長(zhǎng)。但這個(gè)時(shí)間的延長(zhǎng)不是線性關(guān)系，而是一個(gè)一個(gè)的臺(tái)階變化的。譬如128、256Mb的芯片需要3個(gè)周期傳送地址信號(hào)，512Mb、1Gb的需要4個(gè)周期，而2、4Gb的需要5個(gè)周期。

2.頁(yè)容量

每一頁(yè)的容量決定了一次可以傳輸?shù)臄?shù)據(jù)量，因此大容量的頁(yè)有更好的性能。前面提到大容量閃存（4Gb）提高了頁(yè)的容量，從512字節(jié)提高到2KB。頁(yè)容量的提高不但易于提高容量，更可以提高傳輸性能。我們可以舉例子說(shuō)明。以三星K9K1G08U0M和K9K4G08U0M為例，前者為1Gb，512字節(jié)頁(yè)容量，隨機(jī)讀（穩(wěn)定）時(shí)間12μs，寫(xiě)時(shí)間為200μs;后者為4Gb，2KB頁(yè)容量，隨機(jī)讀（穩(wěn)定）時(shí)間25μs，寫(xiě)時(shí)間為300μs。假設(shè)它們工作在 20MHz。

讀取性能：NAND型閃存的讀取步驟分為：發(fā)送命令和尋址信息→將數(shù)據(jù)傳向頁(yè)面寄存器（隨機(jī)讀穩(wěn)定時(shí)間）→數(shù)據(jù)傳出（每周期8bit，需要傳送512+16或2K+64次）。

K9K1G08U0M讀一個(gè)頁(yè)需要：5個(gè)命令、尋址周期×50ns+12μs+（512+16）×50ns=38.7μs;K9K1G08U0M實(shí)際讀傳輸率：512字節(jié)÷38.7μs=13.2MB/s;K9K4G08U0M讀一個(gè)頁(yè)需要：6個(gè)命令、尋址周期×50ns+25μs+（2K+64）× 50ns=131.1μs;K9K4G08U0M實(shí)際讀傳輸率：2KB字節(jié)÷131.1μs=15.6MB/s。因此，采用2KB頁(yè)容量比512字節(jié)也容量約提高讀性能20%。

寫(xiě)入性能：NAND型閃存的寫(xiě)步驟分為：發(fā)送尋址信息→將數(shù)據(jù)傳向頁(yè)面寄存器→發(fā)送命令信息→數(shù)據(jù)從寄存器寫(xiě)入頁(yè)面。其中命令周期也是一個(gè)，我們下面將其和尋址周期合并，但這兩個(gè)部分并非連續(xù)的。

K9K1G08U0M寫(xiě)一個(gè)頁(yè)需要：5個(gè)命令、尋址周期×50ns+（512+16）×50ns+200μs=226.7μs。K9K1G08U0M實(shí)際寫(xiě)傳輸率：512字節(jié)÷226.7μs=2.2MB/s。K9K4G08U0M寫(xiě)一個(gè)頁(yè)需要：6個(gè)命令、尋址周期×50ns+（2K+64）×50ns+ 300μs=405.9μs。K9K4G08U0M實(shí)際寫(xiě)傳輸率：2112字節(jié)/405.9μs=5MB/s。因此，采用2KB頁(yè)容量比512字節(jié)頁(yè)容量提高寫(xiě)性能兩倍以上。

3.塊容量

塊是擦除操作的基本單位，由于每個(gè)塊的擦除時(shí)間幾乎相同（擦除操作一般需要2ms，而之前若干周期的命令和地址信息占用的時(shí)間可以忽略不計(jì)），塊的容量將直接決定擦除性能。大容量NAND型閃存的頁(yè)容量提高，而每個(gè)塊的頁(yè)數(shù)量也有所提高，一般4Gb芯片的塊容量為2KB×64個(gè)頁(yè)=128KB，1Gb芯片的為512字節(jié)×32個(gè)頁(yè)=16KB?？梢钥闯觯谙嗤瑫r(shí)間之內(nèi)，前者的擦速度為后者8倍！

4.I/O位寬

以往NAND型閃存的數(shù)據(jù)線一般為8條，不過(guò)從256Mb產(chǎn)品開(kāi)始，就有16條數(shù)據(jù)線的產(chǎn)品出現(xiàn)了。但由于控制器等方面的原因，x16芯片實(shí)際應(yīng)用的相對(duì)比較少，但將來(lái)數(shù)量上還是會(huì)呈上升趨勢(shì)的。雖然x16的芯片在傳送數(shù)據(jù)和地址信息時(shí)仍采用8位一組，占用的周期也不變，但傳送數(shù)據(jù)時(shí)就以16位為一組，帶寬增加一倍。K9K4G16U0M就是典型的64M×16芯片，它每頁(yè)仍為2KB，但結(jié)構(gòu)為（1K+32）×16bit。

模仿上面的計(jì)算，我們得到如下。K9K4G16U0M讀一個(gè)頁(yè)需要：6個(gè)命令、尋址周期×50ns+25μs+（1K+32）×50ns=78.1μs。

K9K4G16U0M實(shí)際讀傳輸率：2KB字節(jié)÷78.1μs=26.2MB/s。K9K4G16U0M寫(xiě)一個(gè)頁(yè)需要：6個(gè)命令、尋址周期×50ns+ （1K+32）×50ns+300μs=353.1μs。K9K4G16U0M實(shí)際寫(xiě)傳輸率：2KB字節(jié)÷353.1μs=5.8MB/s 可以看到，相同容量的芯片，將數(shù)據(jù)線增加到16條后，讀性能提高近70%，寫(xiě)性能也提高16%。

5.頻率工作頻率的影響

NAND型閃存的工作頻率在20～33MHz，頻率越高性能越好。前面以K9K4G08U0M為例時(shí)，我們假設(shè)頻率為20MHz，如果我們將頻率提高一倍，達(dá)到40MHz，則K9K4G08U0M讀一個(gè)頁(yè)需要：6個(gè)命令、尋址周期×25ns+25μs+（2K+64）×25ns=78μs。K9K4G08U0M實(shí)際讀傳輸率： 2KB字節(jié)÷78μs=26.3MB/s?？梢钥吹?，如果K9K4G08U0M的工作頻率從20MHz提高到40MHz，讀性能可以提高近70%！當(dāng)然，上面的例子只是為了方便計(jì)算而已。在三星實(shí)際的產(chǎn)品線中，可工作在較高頻率下的應(yīng)是K9XXG08UXM，而不是K9XXG08U0M，前者的頻率目前可達(dá)33MHz。

6.制造工藝

制造工藝可以影響晶體管的密度，也對(duì)一些操作的時(shí)間有影響。譬如前面提到的寫(xiě)穩(wěn)定和讀穩(wěn)定時(shí)間，它們?cè)谖覀兊挠?jì)算當(dāng)中占去了時(shí)間的重要部分，尤其是寫(xiě)入時(shí)。如果能夠降低這些時(shí)間，就可以進(jìn)一步提高性能。90nm的制造工藝能夠改進(jìn)性能嗎？答案恐怕是否！目前的實(shí)際情況是，隨著存儲(chǔ)密度的提高，需要的讀、寫(xiě)穩(wěn)定時(shí)間是呈現(xiàn)上升趨勢(shì)的。前面的計(jì)算所舉的例子中就體現(xiàn)了這種趨勢(shì)，否則4Gb芯片的性能提升更加明顯。

綜合來(lái)看，大容量的NAND型閃存芯片雖然尋址、操作時(shí)間會(huì)略長(zhǎng)，但隨著頁(yè)容量的提高，有效傳輸率還是會(huì)大一些，大容量的芯片符合市場(chǎng)對(duì)容量、成本和性能的需求趨勢(shì)。而增加數(shù)據(jù)線和提高頻率，則是提高性能的最有效途徑，但由于命令、地址信息占用操作周期，以及一些固定操作時(shí)間（如信號(hào)穩(wěn)定時(shí)間等）等工藝、物理因素的影響，它們不會(huì)帶來(lái)同比的性能提升。

1Page=（2K+64）Bytes;1Block=（2K+64）B×64Pages=（128K+4K）Bytes;1Device=（2K+64）B×64Pages×4096Blocks=4224Mbits

其中：A0～11對(duì)頁(yè)內(nèi)進(jìn)行尋址，可以被理解為“列地址”。

A12～29對(duì)頁(yè)進(jìn)行尋址，可以被理解為“行地址”。為了方便，“列地址”和“行地址”分為兩組傳輸，而不是將它們直接組合起來(lái)一個(gè)大組。因此每組在最后一個(gè)周期會(huì)有若干數(shù)據(jù)線無(wú)信息傳輸。沒(méi)有利用的數(shù)據(jù)線保持低電平。NAND型閃存所謂的“行地址”和“列地址”不是我們?cè)?a href="http://www.makelele.cn/tags/dram/" target="_blank">DRAM、SRAM中所熟悉的定義，只是一種相對(duì)方便的表達(dá)方式而已。為了便于理解，我們可以將上面三維的NAND型閃存芯片架構(gòu)圖在垂直方向做一個(gè)剖面，在這個(gè)剖面中套用二維的 “行”、“列”概念就比較直觀了。