? 通過(guò)向端口控制寄存器1 (PCNTR1) 的端口方向位 (PDRn) 寫入“1”，選擇一個(gè)引腳作為輸出。

? 端口方向位 (PDRn) 是可讀寫的。將該值設(shè)置為“1”將選擇該引腳作為輸出。I/O端口的默認(rèn)狀態(tài)為“0”（輸入）?？梢栽赗A6 MCU上讀取端口方向寄存器。

? 相應(yīng)端口控制寄存器 (PCNTR1) 中的端口輸出數(shù)據(jù)位 (PODRn) 是可讀寫的。讀取PODR時(shí)，也會(huì)讀取輸出數(shù)據(jù)鎖存器的狀態(tài)（不是引腳電平）。

? 端口模式寄存器 (PMR) 是可讀寫的，用于指定各個(gè)引腳是用作GPIO還是用作外設(shè)引腳。復(fù)位后，所有PMR寄存器均置0，這會(huì)將所有引腳都設(shè)置為GPIO。如果PMR寄存器置1，則該對(duì)應(yīng)的引腳將用于實(shí)現(xiàn)外設(shè)功能。外設(shè)功能由該引腳的MPC設(shè)置定義。

圖24. 使用FSP配置器將P706配置為輸出和低電平

10.2.1 內(nèi)部上拉

? 端口0到9、A和B上的大多數(shù)引腳都可以選擇使能上拉電阻。上拉由每個(gè)端口mn引腳功能選擇 (PmnPFS) 寄存器中的上拉 (PCR) 位控制。每個(gè)PmnPFS寄存器中的PCR位用于控制端口上的相應(yīng)引腳。

? 首先，必須通過(guò)PmnPFS寄存器中的相關(guān)位將該引腳設(shè)置為輸入。將PCR位置“1”以使能上拉，將其置“0”以禁用上拉。

? 復(fù)位后，會(huì)將所有PCR寄存器清零，因此將禁用所有上拉電阻。

10.2.2 漏極開路輸出

? 配置為輸出的引腳通常用作CMOS輸出。

? 端口0到9、A和B上的大多數(shù)引腳都可以選擇配置為NMOS漏極開路輸出。

10.2.3 驅(qū)動(dòng)能力

? 端口1到9、A和B（P200和P201除外）上的每個(gè)引腳都可以選擇使能低、中或高驅(qū)動(dòng)能力輸出。驅(qū)動(dòng)能力的切換由每個(gè)端口mn引腳功能選擇 (PmnPFS) 寄存器中的驅(qū)動(dòng)能力控制寄存器 (DSCR) 位控制。

? 復(fù)位后，會(huì)將所有DSCR寄存器清零，因此會(huì)將所有引腳設(shè)置為低驅(qū)動(dòng)能力輸出。設(shè)置“00”以外的值會(huì)更改所選引腳的輸出的驅(qū)動(dòng)能力。

? 所有引腳的最大總輸出為80mA。

點(diǎn)擊可查看大圖

輸出驅(qū)動(dòng)能力可能會(huì)對(duì)電路板設(shè)計(jì)的整體性能造成重大影響。為每個(gè)輸出選擇驅(qū)動(dòng)能力時(shí)，應(yīng)考慮以下幾點(diǎn)。

? 建議首先將所有引腳設(shè)置為低驅(qū)動(dòng)能力（默認(rèn)）并評(píng)估性能。

? 根據(jù)電路板布局的不同，驅(qū)動(dòng)能力設(shè)置為中或高的引腳可能會(huì)產(chǎn)生較高的EMI輻射。