今天我們要介紹的時序分析概念是 spice deck 。平時用得可能比較少，是PT產(chǎn)生的一個spice信息文件，可以用來和HSPICE做correlation。我們平時使用PT做得是gate level的時序分析，如果想做transistor level的時序分析，那可以采用HSPICE做電路仿真。

但是，如果要完全仿真整個網(wǎng)表是不大現(xiàn)實(shí)的，因?yàn)橐?guī)模太大，速度難以接受。在PT里面，提供了一種方法，可以采用write_spice_deck命令來產(chǎn)生某一條timing path的spice網(wǎng)表文件，里面包含該條timing path上的resistors， capacitors信息。這對表征新工藝庫的準(zhǔn)確性是很有幫助的。如下圖所示：

使用方法

write_spice_deck

pt_shell> write_spice_deck

-header header.spi \\  spice model信息文件

-output testcase.spi \\

-sub_circuit_file ./subckt.spi \\   spice subcircuit信息文件

[get_timing_paths -from A2 -to buf5/A] timing path