數(shù)據(jù)生成器提供了一種測(cè)試電路的簡(jiǎn)單方法。它確實(shí)需要軟件，并且所有組件都很容易獲得。該設(shè)計(jì)基于 SDA3002 型電路的時(shí)序。與兩線 I 2 C 格式相反，如果僅需要發(fā)送一個(gè)固定數(shù)據(jù)字，則使用三線連接。 DIP開(kāi)關(guān)S 2和S 3以及八倍拉電阻陣列可以被省略，然后IC 3和IC 4的輸入保持在固定電平。

該發(fā)生器基于兩個(gè)級(jí)聯(lián)移位寄存器 IC 3和 IC 4，用作 16 位寄存器并行串行轉(zhuǎn)換器。 時(shí)鐘由IC 2提供，這是通過(guò)設(shè)置雙穩(wěn)態(tài)IC 1a來(lái)啟動(dòng)的。b帶按鈕開(kāi)關(guān)S 1。當(dāng)按下該開(kāi)關(guān)時(shí)，通過(guò)微分網(wǎng)絡(luò) R 1 – C 1施加 100 個(gè)脈沖以設(shè)置雙穩(wěn)態(tài)輸入。電容器通過(guò)R 2放電。保持 S 1處于按下?tīng)顟B(tài)不會(huì)改變脈沖持續(xù)時(shí)間，這是必要的，因?yàn)槿绻^(guò)半個(gè)時(shí)鐘周期，計(jì)時(shí)就會(huì)誤入歧途。 IC 1b的輸出是待測(cè)電路的使能信號(hào)。啟動(dòng)脈沖還用于將 DIP 開(kāi)關(guān)設(shè)置的邏輯電平加載到移位寄存器。只要 pin1 處的信號(hào)為低電平，寄存器就會(huì)接受并行數(shù)據(jù)。這是啟動(dòng)脈沖必須短的另一個(gè)原因。

啟動(dòng)信號(hào)開(kāi)始整個(gè)測(cè)試周期——參見(jiàn)圖2中的時(shí)序圖：IC 2 id的輸出2 3被IC 1d反相，為移位寄存器提供時(shí)鐘。這可確保 D0 在整個(gè)時(shí)鐘周期 (1.25 ms) 內(nèi)出現(xiàn)在輸出端。在IC 2的2 3 輸出為高電平18次之后，雙穩(wěn)態(tài)被復(fù)位，并且使能線被連接到IC 2的輸出2 5和2 8的IC 1 2 3拉低。這樣就完成了一個(gè)循環(huán)。 在此示例中，移位了 18 位。兩個(gè) MSB 由 IC 3的串行輸入決定。如果該輸入為高電平，則 D16 和 D17 為“1”(如果這些位需要為變量)。必須添加一個(gè)或兩個(gè)作為移位寄存器連接的附加雙穩(wěn)態(tài)。主要由下拉電阻確定的發(fā)生器消耗的電流非常低，如果所有位都為高，則約為 80。按下 S 1后。振蕩器短暫?jiǎn)?dòng)，使電流加倍。