1, Virtuoso schematic 追蹤信號(hào)。

用過(guò)Verdi調(diào)試的小伙伴都知道verdi中可以選中一個(gè)信號(hào)，快速的找到信號(hào)的driver/load。雖然virtuoso schematic有probe， net-highlight功能，但是在分析電路的時(shí)候還是不如直接找到driver/load爽，翻了下manual沒(méi)想到還有 probe assistant菜單，點(diǎn)擊windows-->assistants --> probes 打開(kāi)和關(guān)閉load/driver/inout/net對(duì)應(yīng)的過(guò)濾功能，雙擊就可以直接找到對(duì)應(yīng)的信號(hào)以及器件。

2，如何LVS ignore和cdsthru是干嘛的

在原理圖仿真的時(shí)候有時(shí)候希望兩個(gè)不同net name的網(wǎng)點(diǎn)直接連接到一起，類似assign net_a = net_b；這樣的操作，在綜合結(jié)果中會(huì)發(fā)現(xiàn)實(shí)際DC是使用了basic/cds_thru 這個(gè)器件，仔細(xì)觀察他實(shí)際上有一個(gè)屬性是 ignore=True，等同于shift+del的操作。實(shí)際上，cds的器件還有一些其他有用的屬性lvsIgnore這些，只在lvs的時(shí)候忽略?？梢酝ㄟ^(guò)Options-->Editor菜單，也可以在Q屬性中彈出菜單直接添加。這個(gè)功能對(duì)自己做電容，電感的設(shè)計(jì)者就非常有用不用在LVS的時(shí)候各種麻煩。

3， 不同工藝的layout同時(shí)打開(kāi)，virtuoso layout打開(kāi)layout cell的時(shí)候會(huì)檢查lib的tech是否和display.drf一致，如果不同工藝那么layer 的屬性就會(huì)出現(xiàn)錯(cuò)誤。一個(gè)cds的workspace中只能存在一個(gè)display.drf, 但是如果在cds.lib 中直接INCLUDE其他的工藝項(xiàng)目cds.lib文件，則layout view打開(kāi)的時(shí)候就沒(méi)有這個(gè)問(wèn)題。如下圖，gpdk+xmc40。

4, cadence ADE中實(shí)時(shí)tuning參數(shù)。

做RF的都知道小眾軟件ADS有個(gè)神奇的功能就是實(shí)時(shí)的可以調(diào)整參數(shù)，在做匹配的是非常管用。有時(shí)候沒(méi)有ADS/PDK還千方百計(jì)的用RFIC D-link來(lái)實(shí)現(xiàn)RF tunging的手段。在ADE explorer界面里，已經(jīng)支持這個(gè)功能了。我切換到explorer/assembler比較就了， ade/xl 應(yīng)該沒(méi)這個(gè)。下圖紅色框，點(diǎn)擊就進(jìn)入實(shí)時(shí)tuning模式，鼠標(biāo)在design variable區(qū)域就可以左右調(diào)整參數(shù)。就問(wèn)你還香ADS這種只支持小規(guī)模項(xiàng)目的軟件嗎。

5，Cadence的數(shù)據(jù)圖形處理工具viva直接用命令VIVA就能開(kāi)。

某些遠(yuǎn)古大神喜歡有ocean之類的原始工具跑仿真，萬(wàn)一數(shù)據(jù)沒(méi)有寫(xiě)在表達(dá)式中寫(xiě)到文件中，用viva可以直接開(kāi)啟圖形數(shù)據(jù)工具。別以為這種遠(yuǎn)古工具沒(méi)有人用了，有些超神級(jí)別的設(shè)計(jì)工程師仿真是直接用python render ocean template 然后把數(shù)據(jù)dump成hdfs的方式去做的，非常合適驗(yàn)證數(shù)量大的場(chǎng)景。