相關(guān)閱讀：

RA2快速設(shè)計(jì)指南 [1] 電源與仿真器支持

RA2快速設(shè)計(jì)指南 [2] MCU工作模式和選項(xiàng)設(shè)置存儲(chǔ)器

RA2快速設(shè)計(jì)指南 [3] 時(shí)鐘電路

RA2快速設(shè)計(jì)指南 [4] 復(fù)位要求和復(fù)位電路

RA2快速設(shè)計(jì)指南 [5] 存儲(chǔ)器

8. 寄存器寫保護(hù)

寄存器寫保護(hù)功能可防止重要寄存器因軟件錯(cuò)誤而被覆蓋。使用保護(hù)寄存器（PRCR）設(shè)置要保護(hù)的寄存器。表9列出了PRCR位與要保護(hù)的寄存器之間的關(guān)聯(lián)。

圖18. PRCR寄存器

表9. PRCR保護(hù)位

注：以上寄存器并非存在于所有的RA2產(chǎn)品。具體請參照各MCU硬件手冊中“寄存器寫操作”的章節(jié)。

Renesas FSP提供兩個(gè)API（R_BSP_RegisterProtectEnable 和 R_BSP_RegisterProtectDisable），分別用于使能和禁用寄存器寫保護(hù)。

9. I/O 端口配置（1）

《硬件手冊》中的“I/O 端口”部分介紹了基于外設(shè)選擇和其他寄存器設(shè)置的確切引腳配置。下面列出了一些一般信息。

務(wù)必注意的是，復(fù)位后，在應(yīng)用配置之前，每個(gè)引腳都將處于其默認(rèn)狀態(tài)。就RA2產(chǎn)品而言，所有I/O引腳在復(fù)位后均為輸入引腳。其中某些引腳可能會(huì)短暫地處于無法預(yù)期的狀態(tài)。無論使用哪種配置方法，都會(huì)出現(xiàn)這種情況。用戶應(yīng)考慮這可能對每種應(yīng)用產(chǎn)生的影響，包括這可能對其他系統(tǒng)功能造成哪些影響。

配置I/O端口時(shí)，可以直接寫入寄存器，也可以通過FSP引腳配置功能進(jìn)行配置。

9.1 多功能引腳選擇設(shè)計(jì)策略

RA2系列MCU上的大多數(shù)端口都具有多種外設(shè)功能。Renesas提供了諸如FSP中的引腳配置器之類的工具，以幫助選擇各RA2產(chǎn)品的端口。當(dāng)需要多個(gè)外設(shè)功能時(shí)，請使用以下設(shè)計(jì)策略來幫助選擇端口功能。

? 首先，僅通過一個(gè)端口選項(xiàng)分配外設(shè)功能。例如，調(diào)試功能中的每個(gè)跟蹤數(shù)據(jù)信號只有一個(gè)端口選項(xiàng)。需要此功能時(shí)，先分配這些端口。

? 接下來，為外設(shè)功能分配有限的端口選項(xiàng)。例如，支持CLKOUT外設(shè)的產(chǎn)品的每個(gè)CLKOUT信號通常只有兩個(gè)選項(xiàng)。

? 最后，為外設(shè)功能分配多個(gè)端口選項(xiàng)。一個(gè)示例是串行通信接口（SCI），該接口通常具有許多可用的端口選項(xiàng)。

? 從RA2系列MCU硬件手冊“引腳列表”章節(jié)中可以看到一些端口的函數(shù)名稱中帶有后綴“_A”。為RA2

產(chǎn)品配置端口函數(shù)時(shí)，可以忽略此種類型的后綴。另請參見本系列文章后續(xù)的16.3節(jié)。

9.2 設(shè)置端口并將其用作GPIO

有兩種方法可以設(shè)置端口并將其用作GPIO：一種是使用端口控制寄存器（PCNTR1），另一種是使用PmnPFS寄存器。

方法1：端口控制寄存器（PCNTR1）

? 通過向端口控制寄存器1（PCNTR1）的端口方向位 (PDRn) 寫入“1”，選擇一個(gè)引腳作為輸出。

? 端口方向位 (PDRn) 是可讀寫的。將該值設(shè)置為“1”將選擇該引腳作為輸出。I/O端口的默認(rèn)狀態(tài)為“0”（輸入）?？梢栽赗A2 MCU上讀取端口方向寄存器。

? 相應(yīng)端口控制寄存器 (PCNTR1) 中的端口輸出數(shù)據(jù)位 (PODRn) 是可讀寫的。讀取PODR時(shí)，也會(huì)讀取輸出數(shù)據(jù)鎖存器的狀態(tài)（不是引腳電平）。

? 端口控制寄存器 2 (PCNTR2) 中的端口輸入位 (PIDRn) 是只讀的。讀取PCNTR2寄存器中的 PIDRn 位以讀取引腳狀態(tài)。

方法2：端口mn引腳功能 選擇 (PmnPFS) 寄存器

? 端口模式寄存器 (PMR) 是可讀寫的，用于指定各個(gè)引腳是用作GPIO還是用作外設(shè)引腳。復(fù)位后，所有PMR寄存器均置0，這會(huì)將所有引腳都設(shè)置為GPIO。如果PMR寄存器置1，則該對應(yīng)的引腳將用于實(shí)現(xiàn)外設(shè)功能。外設(shè)功能由該引腳的MPC設(shè)置定義。

? 將引腳設(shè)置為輸出時(shí)，建議先將所需的端口輸出值寫入數(shù)據(jù)鎖存器，然后將方向寄存器設(shè)置為輸出。盡管在所有系統(tǒng)中此操作都不太重要，但這可以防止在設(shè)置端口時(shí)出現(xiàn)意外的輸出毛刺。

通常，使用PCNTR1配置端口有助于提高訪問速度，但可用的配置功能較少。使用PmnPFS寄存器將獲得更多可用的配置功能，但訪問速度較慢。

Renesas FSP提供了引腳配置工具，以在復(fù)位后配置GPIO引腳，如圖19所示。配置GPIO后，可以在FSP中使用HAL層API對該GPIO進(jìn)行控制

圖19. 使用FSP配置器將P107配置為輸出和低電平

9.2.1 內(nèi)部上拉

? 端口0到9上的大多數(shù)引腳都可以選擇使能上拉電阻。上拉由每個(gè)端口mn引腳功能選擇 (PmnPFS) 寄存器中的上拉 (PCR) 位控制。每個(gè)PmnPFS寄存器中的PCR位用于控制端口上的相應(yīng)引腳。

? 首先，必須通過PmnPFS寄存器中的相關(guān)位將該引腳設(shè)置為輸入。將PCR位置“1”以使能上拉，將其置“0”以禁用上拉。

? 復(fù)位后，會(huì)將所有PCR寄存器清零，因此將禁用所有上拉電阻。

? 每當(dāng)將某個(gè)引腳指定為外部總線引腳、GPIO輸出或外設(shè)功能輸出引腳時(shí)，上拉就會(huì)自動(dòng)關(guān)閉。

9.2.2 漏極開路輸出

? 配置為輸出的引腳通常用作CMOS輸出。

? 端口0到上的大多數(shù)引腳都可以選擇配置為NMOS漏極開路輸出。

? 每個(gè)端口9mn引腳功能選擇 (PmnPFS) 寄存器中的N溝道漏極開路控制 (NCODR) 位控制哪些引腳以漏極開路模式工作。將每個(gè)寄存器中的適用位置“1”會(huì)使輸出形式變?yōu)槁O開路。將每個(gè)寄存器中的適用位置“0”會(huì)將端口設(shè)置為CMOS輸出。

9.2.3 驅(qū)動(dòng)能力

RA2A1產(chǎn)品可以使能驅(qū)動(dòng)能力輸出，其驅(qū)動(dòng)能力可設(shè)為低或中驅(qū)動(dòng)能力輸出。其他RA2產(chǎn)品無此功能。

? 驅(qū)動(dòng)能力的切換由每個(gè)端口mn引腳功能選擇 (PmnPFS) 寄存器中的驅(qū)動(dòng)能力控制寄存器 (DSCR) 位控制。

? 復(fù)位后，會(huì)將所有DSCR寄存器清零，因此會(huì)將所有引腳設(shè)置為低驅(qū)動(dòng)能力輸出。設(shè)置“00”以外的值會(huì)更改所選引腳的輸出的驅(qū)動(dòng)能力。

? 引腳的最大總輸出因產(chǎn)品及封裝而異。具體請參見MCU硬件手冊“電氣特性”章節(jié)的內(nèi)容。

? 驅(qū)動(dòng)能力的差異如下所示。實(shí)際輸出電流會(huì)因產(chǎn)品和引腳類型而有所不同。詳細(xì)信息請參見MCU硬件手冊。

表10. 引腳驅(qū)動(dòng)能力

輸出驅(qū)動(dòng)能力可能會(huì)對電路板設(shè)計(jì)的整體性能造成重大影響。為每個(gè)輸出選擇驅(qū)動(dòng)能力時(shí)，應(yīng)考慮以下幾點(diǎn)：

? 建議首先將所有引腳設(shè)置為低驅(qū)動(dòng)能力（默認(rèn)）并評估性能。

? 根據(jù)電路板布局的不同，驅(qū)動(dòng)能力設(shè)置為中或高的引腳可能會(huì)產(chǎn)生較高的EMI輻射。

? 較長的走線可能需要更高的驅(qū)動(dòng)能力，才能使信號正確傳播到接收器。

9.3 設(shè)置和使用端口外設(shè)功能

端口mn引腳功能選擇寄存器 (PmnPFS) 用于配置每個(gè)端口的特性。PSEL 位用于選擇為每個(gè)端口選擇的外設(shè)功能。

? 由于大多數(shù)引腳具有多種功能，因此RA2 MCU提供了引腳功能控制寄存器 (PmnPFS)，可用于更改分配給引腳的功能。

? 每個(gè)引腳都有自己的PmnPFS寄存器。

? 每個(gè)PmnPFS寄存器都允許將引腳用于外設(shè)功能（PSEL位）、用作IRQ輸入引腳（ISEL位）或用作模擬輸入引腳（ASE位）。如果ASEL位置“1”（將引腳用作模擬輸入引腳），則應(yīng)將該引腳的PMR位置1以用于GPIO，并將該引腳的PDR位置1以用于輸入。

? 請參見《硬件手冊》中“I/O端口”一章的“每種產(chǎn)品的外設(shè)選擇設(shè)置”部分。

? 為了確保外設(shè)引腳上沒有非預(yù)期的邊沿輸入或輸出，確保在修改引腳的PmnPFS寄存器之前將目標(biāo)引腳的端口模式控制 (PMR) 位清零。

? 復(fù)位后，所有PmnPFS寄存器均受到寫保護(hù)。為了對這些寄存器執(zhí)行寫入操作，必須首先使用寫保護(hù)寄存器 (PWPR) 來使能寫入。

? 設(shè)置PmnPFS寄存器時(shí)應(yīng)格外小心，切勿將一個(gè)功能分配給多個(gè)引腳。用戶不應(yīng)這樣做，但MCU允許上述操作。如果發(fā)生這種情況，則引腳上的功能將處于未定義狀態(tài)。

? 圖20為使用Renesas FSP的引腳配置器使能QSPI引腳的示例。

圖20. 使用Renesas FSP中的引腳配置器使能QSPI引腳

9.4 設(shè)置和使用IRQ引腳

? 某些端口引腳可以用作硬件中斷線（IRQ）。有關(guān)哪些引腳可用于您的MCU的信息，請參見《硬件手冊》中“I/O端口”一章的“每種產(chǎn)品的外設(shè)選擇設(shè)置”部分。

? 要將端口引腳設(shè)置為用作IRQ引腳，必須將其PFS寄存器中的中斷輸入功能選擇位（ISEL）置“1”。

? 引腳可同時(shí)用于IRQ和外設(shè)功能。要使能此功能，需設(shè)置引腳的PFS寄存器的ISEL位和PSE位。

? 具有相同編號的IRQ功能必須在一個(gè)引腳上使能。

? IRQ引腳可以在檢測到以下情況時(shí)觸發(fā)中斷：

? 低電平

? 下降沿

? 上升沿

? 上升沿和下降沿

使用IRQ控制寄存器（IRQCRi）選擇要使用的觸發(fā)器。

? 數(shù)字濾波可用于IRQ引腳。濾波器基于以四個(gè)可選時(shí)鐘速率（PCLKB、PCLKB/8、PCLKB/32、PCLKB/64）之一進(jìn)行的重復(fù)信號采樣。它們可以濾除短脈沖：在特定濾波速率下，任何少于3個(gè)樣本的高脈沖或低脈沖。濾波器可用于濾除這些線路中的振鈴和噪聲，但是由于速率過快而無法濾除諸如機(jī)械開關(guān)彈跳之類的長時(shí)間事件。使能濾波會(huì)給硬件IRQ線增加一小段響應(yīng)延遲時(shí)間（濾波時(shí)間）。

? 可以針對每個(gè)IRQ引腳單獨(dú)使能數(shù)字濾波。此過程通過設(shè)置每個(gè)IRQ的IRQCRi寄存器中的IRQ引腳數(shù)字濾波器使能（FLTEN）位來實(shí)現(xiàn)。

? 可為每個(gè)IRQ引腳單獨(dú)配置數(shù)字濾波的時(shí)鐘速率。此過程通過設(shè)置每個(gè)IRQ的IRQCRi寄存器中的IRQ引腳數(shù)字濾波器設(shè)置（FCLKSEL[1:0]）位來實(shí)現(xiàn)。

? 圖21和圖22給出了使用Renesas FSP使能和配置IRQ引腳的示例。

圖21. 使用Renesas FSP配置器將P004配置為IRQ03

圖22. 使用Renesas FSP配置器配置IRQ03

9.5 未使用引腳的處理

注：某些引腳需要特定的端接：有關(guān)具體建議，請參見《硬件手冊》中的“未使用引腳的處理”部分。

懸空的未使用引腳會(huì)消耗額外的功率，并使系統(tǒng)更容易受到噪聲問題的影響。使用下面詳述的方法之一對未使用的引腳進(jìn)行處理：

1、第一種選擇是將引腳設(shè)置為輸入（復(fù)位后的默認(rèn)狀態(tài)），然后使用電阻將其連接至Vcc或Vss。不同的連接方法對MCU來說沒有區(qū)別；但是，從系統(tǒng)噪聲的角度來看，有的方法可能更具優(yōu)勢。Vss可能是最典型的選擇。避免將引腳直接連接到Vcc或Vss，因?yàn)閷Χ丝诘姆较蚣拇嫫鳎ㄓ糜趯⒍丝谠O(shè)置為輸出）執(zhí)行意外的寫入操作可能會(huì)導(dǎo)致輸出短路。

2、第二種方法是將引腳設(shè)置為輸出。無論是將引腳電平設(shè)置為高還是低都無關(guān)緊要；但是，將引腳設(shè)置為輸出并將輸出設(shè)置為低電平會(huì)在內(nèi)部將引腳連接至接地層。這可能有助于解決整個(gè)系統(tǒng)的噪聲問題。將未使用的引腳設(shè)置為輸出有一個(gè)缺點(diǎn)，即必須通過軟件控制來完成端口配置。在將方向寄存器設(shè)置為輸出前MCU一直保持在復(fù)位狀態(tài)時(shí)，該引腳將為懸空輸入，可能會(huì)消耗額外的電流。如果可以接受在此期間消耗額外的電流，則該方法可消除第一種方法所需的外部電阻。

3、將引腳保留為輸入并使用外部電阻將它們處理的一種變化方式是使用MCU多個(gè)端口上的內(nèi)部上拉電阻。這與將引腳設(shè)置為輸出有相同的限制（需要程序來設(shè)置端口），但是由于產(chǎn)品不會(huì)驅(qū)動(dòng)引腳，因此確實(shí)可以減少因引腳意外接地、短接到相鄰引腳或Vcc而產(chǎn)生的影響。

9.6 不存在的引腳

每個(gè)RA2 MCU系列都有多種封裝尺寸，總引腳數(shù)也各有不同。對于小于該MCU系列最大封裝尺寸（通常為100引腳、64引腳、24引腳）的任何封裝，需將PDR寄存器中不存在的端口的對應(yīng)位置“1”（輸出），并將PODR寄存器中不存在的端口的對應(yīng)位置“0”。通過查看《硬件手冊》中“I/O端口”部分的“I/O端口規(guī)范”表，用戶可以查看每個(gè)MCU封裝上可用的端口。例如，端口0上的P007和P008僅在100引腳封裝中可用。請注意，不需要對不存在的引腳進(jìn)行額外處理。

9.7 電氣特性

常規(guī)GPIO端口通常需要CMOS電平輸入（高電平≥ 0.8 * Vcc，低電平≤ 0.2 * Vcc）。某些GPIO端口具有施密特觸發(fā)輸入，在輸入要求方面略有不同。有關(guān)更多信息，請參見《硬件手冊》中的“電氣特性”部分。

來源：瑞薩MCU小百科

免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理

審核編輯 黃宇