現(xiàn)今電子設備的功能著實令人驚嘆。每隔幾個月，開發(fā)者似乎總能突破可能的界限，而短短幾個月后，他們又會再度超越。萬物互聯(lián)，產(chǎn)品尺寸日趨縮小，而功能卻日益強大。

然而，隨著尺寸越來越小，開發(fā)者要想不斷超越當前認知的極限，便會變得愈發(fā)具有挑戰(zhàn)性。創(chuàng)新越來越難，而開發(fā)資源日益稀缺，則更是讓創(chuàng)新難乎其難。預計到2030年，半導體行業(yè)將面臨嚴重的開發(fā)人才短缺。毋庸諱言，人工智能（AI）將在應對芯片設計效率和創(chuàng)新挑戰(zhàn)方面發(fā)揮舉足輕重的作用。

企業(yè)如何利用人工智能在競爭激烈的市場環(huán)境中保持競爭力？云計算是否對此也有影響？

本文將簡要介紹關于意法半導體和微軟的案例研究，探討人工智能驅(qū)動的設計空間優(yōu)化如何幫助開發(fā)者在優(yōu)化功耗、性能和面積（PPA）的同時提高芯片設計效率。

意法半導體：人工智能使芯片設計效率提高3倍

意法半導體（ST）在SNUG硅谷大會上發(fā)表了演講，介紹了人工智能如何幫助他們成功完成Arm Cortex-A510項目。作為該類別首個實現(xiàn)項目，開發(fā)者需要探索與存儲器、版圖布局規(guī)劃和時序路徑分組相關的各種設計參數(shù)設置可能性，這也為設計空間探索引入了更多變化參數(shù)（Permuton）。此外，該設計采用7nm節(jié)點工藝，這對設計團隊來說也是全新的挑戰(zhàn)。這些意味著要探索的搜索空間非常龐大，達到1025之巨。如此龐大的搜索空間簡直令人生畏，傳統(tǒng)方法對此無能為力。為了應對這些挑戰(zhàn)，意法半導體采用了人工智能驅(qū)動的新思科技DSO.ai（設計空間優(yōu)化）解決方案。DSO.ai可以優(yōu)化功耗、性能和面積（PPA），實現(xiàn)出色的權(quán)衡并探索各種設計選項。

DSO.ai首先選擇參數(shù)值，然后，其專用算法會生成一組PPA結(jié)果。根據(jù)從第一次迭代中學習到的內(nèi)容，系統(tǒng)會對好的或最佳結(jié)果進行獎勵，讓系統(tǒng)進行學習。這個學習系統(tǒng)使PPA搜索空間的探索變得不僅高效，而且高度可擴展。

意法半導體利用DSO.ai，通過3000次運行覆蓋了包含180個Permuton的整個搜索空間，實現(xiàn)了目標頻率和最佳功耗之間的權(quán)衡（動態(tài)功耗/漏電功耗），同時保持了所需的版圖布局尺寸?？傮w而言，設計效率提高了3倍。

意法半導體還成功地將DSO.ai部署到了云端，節(jié)約了大量的計算資源和基礎設施布置時間。該解決方案在Microsoft Azure云上實施，利用通用數(shù)據(jù)結(jié)構(gòu)，可以輕松導出/導入數(shù)據(jù)庫和遠程調(diào)度任務。這種云端解決方案讓意法半導體能夠按需擴展，并且團隊之間協(xié)作更緊密。

微軟：功耗降低多達15%

與意法半導體類似，微軟也利用DSO.ai來降低功耗、提高芯片利用率和改善性能。微軟使用新思科技Fusion Compiler實現(xiàn)了零裕量物理實現(xiàn)流程，主要目標是為了優(yōu)化功耗。該流程經(jīng)過高度優(yōu)化，采用了最新的Fusion Compiler技術(shù)，并結(jié)合了開發(fā)者的設計知識進行自定義數(shù)據(jù)路徑優(yōu)化。

在上述Fusion Compiler流程的基礎上，使用DSO.ai實現(xiàn)自動設計空間探索。在初始設計階段，DSO.ai使用“冷啟動”實現(xiàn)。但是，隨著設計的不斷修改完善，后續(xù)的DSO.ai探索利用之前學到的知識來實現(xiàn)了“熱啟動”。隨著更多的談搜實例化，機器學習（ML）模型不斷學習，加快收斂速度，同時減少了整個設計周期中的計算需求。最終，在其他性能指標沒有下降的前提下，所有模塊的功耗降低了10%-15%。

審核編輯：彭菁