日月光半導(dǎo)體(日月光投資控股股份有限公司成員 - 紐約證交所代碼:ASX)于2023年10月3日發(fā)表推出整合設(shè)計(jì)生態(tài)系統(tǒng)(Integrated Design Ecosystem,簡稱IDE),這是一個透過VIPack平臺優(yōu)化的協(xié)作設(shè)計(jì)工具,以系統(tǒng)性地提升先進(jìn)封裝架構(gòu)。這種最新的設(shè)計(jì)可以從單片SoC到內(nèi)存的多芯片拆分的IP區(qū)塊無縫轉(zhuǎn)換,包括小芯片和整合內(nèi)存的2.5D和先進(jìn)扇出型封裝的結(jié)構(gòu)。日月光整合設(shè)計(jì)生態(tài)系統(tǒng)實(shí)現(xiàn)了提升設(shè)計(jì)效率最高可縮短50%周期,并為設(shè)計(jì)質(zhì)量和用戶體驗(yàn)重新定義新標(biāo)準(zhǔn)。將此創(chuàng)新的封裝設(shè)計(jì)工具能力整合到的工作流程中,大大縮短周期時間,同時降低客戶的成本。
強(qiáng)化整合設(shè)計(jì)生態(tài)系統(tǒng)的特色是跨平臺互動,包括圖面設(shè)計(jì)和驗(yàn)證,先進(jìn)多重布線層(RDL)和硅高密度中介層(Si Interposer)自動繞線,運(yùn)用嵌入式設(shè)計(jì)規(guī)則查驗(yàn)(DRC)和封裝設(shè)計(jì)套件(Package Design Kit,簡稱PDK)到設(shè)計(jì)工作流程中。例如,F(xiàn)an Out Chip on Substrate - Chip Last(FOCoS-CL)封裝的設(shè)計(jì)周期時間縮短約30~45天,突破設(shè)計(jì)周期限制,完成重要的里程碑。
現(xiàn)今半導(dǎo)體技術(shù)路線圖涵蓋復(fù)雜性能要求,進(jìn)而驅(qū)動先進(jìn)封裝發(fā)展趨勢,同時也帶來特有的封裝設(shè)計(jì)挑戰(zhàn)。小芯片(chiplet)和異質(zhì)整合的發(fā)展正催生技術(shù)界限拓展,增加對創(chuàng)新設(shè)計(jì)流程和電路級模擬需求,以加速完成復(fù)雜設(shè)計(jì)。日月光推出整合設(shè)計(jì)生態(tài)系統(tǒng),以應(yīng)對其VIPack平臺技術(shù)設(shè)計(jì)挑戰(zhàn),并縮短客戶上市時間的同時,大幅提高了設(shè)計(jì)效率和質(zhì)量。
日月光整合設(shè)計(jì)生態(tài)系統(tǒng)減少整體設(shè)計(jì)周期時間,采用以下兩種協(xié)同工作流程:
跨平臺互動(圖面設(shè)計(jì)和驗(yàn)證):
日月光與領(lǐng)先的EDA工具供應(yīng)商合作,解決在不同平臺上運(yùn)作時可能出現(xiàn)的軟件和格式兼容性問題。
圖面設(shè)計(jì)和驗(yàn)證在設(shè)計(jì)工作流程中都是不可缺少但卻耗時的迭代過程。設(shè)計(jì)的復(fù)雜性可能導(dǎo)致在第一次設(shè)計(jì)版面中出現(xiàn)成千上萬的驗(yàn)證錯誤。需要花費(fèi)人力和時間,在整個設(shè)計(jì)和驗(yàn)證階段中持續(xù)和反復(fù)來解決每個錯誤。
日月光已經(jīng)簡化多個EDA供應(yīng)商之間的兼容性,以簡化圖面設(shè)計(jì)和驗(yàn)證過程,縮短50%的周期時間。
高密度中介層(先進(jìn)晶圓多重布線RDL與硅中介層Si interposer)自動繞線:
在先進(jìn)晶圓級RDL/Si中介層設(shè)計(jì)圖面階段加入自動繞線和嵌入式設(shè)計(jì)規(guī)則查驗(yàn),許多工作可以自動化進(jìn)行,進(jìn)而使周期時間縮短50%。
隨著設(shè)計(jì)過程擴(kuò)展到硅和基板之外,需要運(yùn)用新方法來增強(qiáng)設(shè)計(jì)效能與電性性能,才能在晶圓級RDL或Si中介層中成功設(shè)計(jì)信號與電源系統(tǒng)布局。
日月光整合設(shè)計(jì)生態(tài)系統(tǒng)非常適合優(yōu)化VIPack結(jié)構(gòu)設(shè)計(jì),針對人工智能和機(jī)器學(xué)習(xí)、高性能運(yùn)算、5G通信網(wǎng)路、自動化駕駛和消費(fèi)性等電子產(chǎn)品。
“日月光整合設(shè)計(jì)生態(tài)系統(tǒng)的推出,提升封裝設(shè)計(jì)效率,更證明我們致力于提供客戶所需的性能、成本和上市時間優(yōu)勢,以保持競爭力。日月光在2.5D耕耘近十年,隨著封裝復(fù)雜度不斷上升,整合設(shè)計(jì)生態(tài)系統(tǒng)的新設(shè)計(jì)方法讓日月光在同業(yè)中更獨(dú)具匠心。”
—洪志斌博士 |日月光研發(fā)副總
“我們的業(yè)務(wù)建立在推動技術(shù)和創(chuàng)新的基礎(chǔ)上,以為客戶提供更大價值,日月光一直極力與EDA生態(tài)系統(tǒng)更緊密合作,協(xié)助推動設(shè)計(jì)工具的改善,為先進(jìn)封裝創(chuàng)意帶來前所未有的性能和效率?!?/p>
— Yin Chang |日月光銷售與營銷資深副總
日月光整合設(shè)計(jì)生態(tài)系統(tǒng)(IDE)支持VIPack,是一個與產(chǎn)業(yè)路線圖維持一致且不斷擴(kuò)展中的平臺。整合設(shè)計(jì)生態(tài)系統(tǒng)的封裝設(shè)計(jì)套件 (IDE PDK)在簽訂保密協(xié)議(NDA)下,已經(jīng)可以提供相關(guān)服務(wù)。
審核編輯:湯梓紅
-
芯片
+關(guān)注
關(guān)注
463文章
54024瀏覽量
466358 -
eda
+關(guān)注
關(guān)注
72文章
3113瀏覽量
183016 -
日月光
+關(guān)注
關(guān)注
0文章
158瀏覽量
20161 -
封裝設(shè)計(jì)
+關(guān)注
關(guān)注
2文章
48瀏覽量
12168
原文標(biāo)題:日月光推出整合設(shè)計(jì)生態(tài)系統(tǒng)IDE將封裝設(shè)計(jì)效率提升且周期最高可縮短50%
文章出處:【微信號:ASE_GROUP,微信公眾號:ASE日月光】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
愛立信攜手蘋果和聯(lián)發(fā)科技加速構(gòu)建6G生態(tài)系統(tǒng)
米爾RK3576成功上車!ROS2 Humble生態(tài)系統(tǒng)體驗(yàn)
探索HD3SS460:USB Type-C生態(tài)系統(tǒng)的高性能復(fù)用解決方案
技嘉于 CES 2026 展示 AI TOP 產(chǎn)品線 推動以人為本的本地 AI 生態(tài)系統(tǒng)發(fā)展
Ceva 添加 Sensory 的 TrulyHandsfree 語音激活功能, 增強(qiáng) NeuPro-Nano NPU 生態(tài)系統(tǒng)
Cadence推出全新完整小芯片生態(tài)系統(tǒng)
HD3SS460:USB Type - C 生態(tài)系統(tǒng)的多功能復(fù)用解決方案
強(qiáng)強(qiáng)合作 西門子與日月光合作開發(fā) VIPack 先進(jìn)封裝平臺工作流程
威宏科技加入Arm Total Design生態(tài)系統(tǒng),攜手推動AI與HPC芯片創(chuàng)新
BPI-AIM7 RK3588 AI與 Nvidia Jetson Nano 生態(tài)系統(tǒng)兼容的低功耗 AI 模塊
日月光最新推出FOCoS-Bridge TSV技術(shù)
日月光精彩亮相SEMICON SEA 2025
地物光譜儀在多維生態(tài)系統(tǒng)監(jiān)測中的應(yīng)用
如何借助大語言模型打造人工智能生態(tài)系統(tǒng)
日月光推出整合設(shè)計(jì)生態(tài)系統(tǒng)IDE
評論