該實(shí)驗(yàn)可以作為DDS Compiler IP核的使用典例

背景知識(shí)

混頻原理

混頻就是把兩個(gè)不同的頻率信號(hào)混合，得到第三個(gè)頻率。在模擬電路中經(jīng)常見到的就是把接收機(jī)接收到的高頻信號(hào)，經(jīng)過混頻變成中頻信號(hào)，再進(jìn)行中頻放大，以提高接收機(jī)的靈敏度。

數(shù)字電路中最簡單的混頻便是兩個(gè)信號(hào)做乘法，可以得到它們的和頻信號(hào)與差頻信號(hào)。數(shù)字混頻在通信的調(diào)制、解調(diào)、DUC（數(shù)字上變頻）、DDC（數(shù)字下變頻）等系統(tǒng)中應(yīng)用廣泛。通常把其中一個(gè)信號(hào)稱為本振信號(hào)（localoscillator），另一個(gè)信號(hào)稱為混頻器的輸入信號(hào)。

NCO&DDS

NCO是Altera公司Quartus中的NCOIP核[Numerically controlledoscillators數(shù)控振蕩器]

DDS是Xilinx公司Vivado中的DDSCompiler IP核[Direct DigitalSynthesizers直接數(shù)字合成器]

NIOS&ARM

NIOS是Altera公司推出的，是為了配合FPGA而設(shè)計(jì)的

ARM是Xilinx公司集成的，集成的目的也是為了方便FPGA的使用

它們都是嵌入式處理器

程序設(shè)計(jì)

設(shè)計(jì)思路

程序設(shè)計(jì)系統(tǒng)時(shí)鐘5MHz，625kHz的輸入信號(hào)與625kHz的本振信號(hào)做混頻，根據(jù)混頻原理會(huì)得到1.25MHz的和頻信號(hào)與0Hz（直流），將直流濾除掉得到1.25MHz的有效信號(hào)。

如何濾除直流信號(hào)？

隔離直流信號(hào)最常用的方法就是用電容進(jìn)行隔直！

就是在前后級(jí)電路之間串接一個(gè)電容，電容的充放電時(shí)間要大于信號(hào)頻率。

以下濾除直流信號(hào)部分將采取一種比較特殊的方式！

頂層模塊接口

module Mixer

(

input clk, //5MHz系統(tǒng)時(shí)鐘

input rst_n, //低電平有效復(fù)位信號(hào)

input [9:0] din, //輸入信號(hào)

output [9:0] s_oc, //本振信號(hào)，625kHz

output out_valid, //NCO輸出有效信號(hào)

output [19:0] dout //混頻輸出信號(hào)

);

生成本振信號(hào)

wire [9:0]oc_sin;

oc oc

(

.phi_inc_i (16'd8192), //相位增量，對(duì)應(yīng)625kHz

.clk (clk),

.reset_n (rst_n),

.clken (1'b1), //時(shí)鐘允許信號(hào)

.fsin_o (oc_sin), //本振正弦信號(hào)

.out_valid (out_valid) //輸出有效標(biāo)志

);

混頻

接下來用乘法進(jìn)行混頻。我們都知道計(jì)算機(jī)中有帶符號(hào)數(shù)signed和無符號(hào)數(shù)unsigned，還知道計(jì)算機(jī)經(jīng)常以二進(jìn)制補(bǔ)碼的形式表示帶符號(hào)數(shù)。

在FPGA設(shè)計(jì)中，不管是Altera還是Xilinx，它們的IP核幾乎都是采用二進(jìn)制補(bǔ)碼帶符號(hào)數(shù)，也有很多的ADC、DAC芯片的數(shù)據(jù)接口也采用的是二進(jìn)制補(bǔ)碼。因此，在設(shè)計(jì)中，我們要清楚什么時(shí)候用什么數(shù)值表示法。

濾除混頻后的直流信號(hào)

由于5Mhz的系統(tǒng)時(shí)鐘是625kHz信號(hào)的8倍，所以連續(xù)8個(gè)點(diǎn)的平均值便是直流分量

DDS Compiler IP核的使用

基本配置

位寬問題

產(chǎn)生sin與cos信號(hào)

產(chǎn)生帶有相位偏移的信號(hào)