91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI總線(xiàn):讀寫(xiě)地址結(jié)構(gòu)

麥辣雞腿堡 ? 來(lái)源:TrustZone ? 作者:TrustZone ? 2023-10-31 16:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在整個(gè)傳輸事務(wù)過(guò)程中,主機(jī)首先將接下來(lái) burst 傳輸?shù)目刂菩畔⒁约皵?shù)據(jù)首個(gè)字節(jié)的地址傳輸給從機(jī),這個(gè)地址被稱(chēng)為起始地址。

在本次 burst 后續(xù)傳輸期間,從機(jī)將根據(jù)控制信息計(jì)算后續(xù)數(shù)據(jù)的地址。

控制信息以及起始地址在讀/寫(xiě)地址通道(AWC/ARC)傳輸。

注意:?jiǎn)未?burst 傳輸中的數(shù)據(jù),其地址不能跨越 4KB 邊界。 關(guān)于這點(diǎn)在筆者參考的一個(gè)來(lái)源這樣表示,目前筆者覺(jué)得看上去很有道理:協(xié)議中之所以規(guī)定一個(gè)burst不能跨越4K邊界是為了避免一筆burst交易訪(fǎng)問(wèn)兩個(gè)slave (每個(gè)slave的地址空間是4K/1K對(duì)齊的)4K對(duì)齊最大原因是系統(tǒng)中定義一個(gè)page大小是4K, 而所謂的4K邊界是指低12bit為0的地址。

地址通道中傳輸?shù)目刂菩畔⒅邪ㄈ?xiàng)突發(fā)傳輸相關(guān)的信號(hào)(AR/AW 均一致,下圖為以 AR 為例):

圖片

(1)突發(fā)傳輸長(zhǎng)度(burst length)

指一次突發(fā)傳輸中包含的數(shù)據(jù)傳輸(transfer)數(shù)量,在協(xié)議中使用 AxLen 信號(hào)控制。

突發(fā)傳輸長(zhǎng)度在不同的模式(burst type ,將在后文中討論)下有一些限制,包括:

?對(duì)于 WRAP 模式,突發(fā)傳輸長(zhǎng)度僅能為2,4,8,16

?在一次突發(fā)傳輸中,地址不能跨越一個(gè) 4KB 分區(qū)

?一次突發(fā)傳輸不能在完成所有數(shù)據(jù)傳輸前提前結(jié)束(early termination)

協(xié)議中多次強(qiáng)調(diào),通信雙方都不能在傳輸事務(wù)的所有 Transfer 完成前提前結(jié)束。哪怕發(fā)生錯(cuò)誤,也得含淚走完整個(gè)傳輸事務(wù)的流程。

(2)突發(fā)傳輸寬度(burst size)

指?jìng)鬏斨械臄?shù)據(jù)位寬,具體地,是每周期傳輸數(shù)據(jù)的字節(jié)(Byte)數(shù)量,在協(xié)議中使用 AXSIZE 信號(hào)控制。

突發(fā)傳輸數(shù)據(jù)寬度不能超過(guò)數(shù)據(jù)總線(xiàn)本身的位寬。而當(dāng)數(shù)據(jù)總線(xiàn)位寬大于突發(fā)傳輸寬度時(shí),將根據(jù)協(xié)議的相關(guān)規(guī)定,將數(shù)據(jù)在部分?jǐn)?shù)據(jù)線(xiàn)上傳輸。

傳輸寬度 = 2 ^ AXSIZE

(3)突發(fā)傳輸類(lèi)型(AxBURST)

類(lèi)型共有 3 種,分別為 FIXED,INCR 以及 WRAP。使用 2 位二進(jìn)制表示。

FIXED 類(lèi)型中, burst 中所有數(shù)據(jù)都使用起始地址。該模式適合對(duì)某個(gè)固定地址進(jìn)行多次數(shù)據(jù)更新,比如讀寫(xiě)一個(gè) fifo時(shí),讀寫(xiě)地址就是固定的。

INCR 類(lèi)型最為常用,后續(xù)數(shù)據(jù)的地址在初始地址的基礎(chǔ)上進(jìn)行遞增,遞增幅度與傳輸寬度相同。適合對(duì)于 RAM 等通過(guò)地址映射(mapped memory)的存儲(chǔ)介質(zhì)進(jìn)行讀寫(xiě)操作。

WRAP 類(lèi)型比較特殊,首先根據(jù)起始地址得到繞回邊界地址(wrap boundary)與最高地址。當(dāng)前地址小于最高地址時(shí),WRAP 與 INCR類(lèi)型完全相同,地址遞增。但到遞增后的地址到達(dá)最高地址后,地址直接回到繞回邊界地址,再進(jìn)行遞增,就這樣循環(huán)往復(fù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 數(shù)據(jù)
    +關(guān)注

    關(guān)注

    8

    文章

    7339

    瀏覽量

    94829
  • 結(jié)構(gòu)
    +關(guān)注

    關(guān)注

    1

    文章

    119

    瀏覽量

    22360
  • 總線(xiàn)
    +關(guān)注

    關(guān)注

    10

    文章

    3043

    瀏覽量

    91693
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    145

    瀏覽量

    17952
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Xilinx zynq AXI總線(xiàn)全面解讀

    4 版本。 AXI總線(xiàn) ZYNQ有三種AXI總線(xiàn): (A)AXI4:(For high-performance memory-mapped
    的頭像 發(fā)表于 12-04 12:22 ?9233次閱讀
     Xilinx zynq <b class='flag-5'>AXI</b><b class='flag-5'>總線(xiàn)</b>全面解讀

    使用AXI-Full接口的IP進(jìn)行DDR的讀寫(xiě)測(cè)試

    狀態(tài)。然后使用PL部分消抖處理后的按鍵進(jìn)行啟動(dòng)AXI總線(xiàn)工作,控制數(shù)據(jù)寫(xiě)入。通過(guò)AXI互聯(lián)模塊連接到AXI_HP0端口,由PS端口進(jìn)行數(shù)據(jù)的讀取操作,并通過(guò)串口進(jìn)行
    的頭像 發(fā)表于 07-18 09:53 ?7180次閱讀
    使用<b class='flag-5'>AXI</b>-Full接口的IP進(jìn)行DDR的<b class='flag-5'>讀寫(xiě)</b>測(cè)試

    NVMe協(xié)議簡(jiǎn)介之AXI總線(xiàn)

    向高速數(shù)據(jù)流傳輸?shù)?b class='flag-5'>AXI4-Stream接口。如表1所示展示了三種類(lèi)型接口的主要特點(diǎn)對(duì)比。 表1 三種類(lèi)型AXI4接口對(duì)比 AXI4總線(xiàn)具有讀寫(xiě)
    發(fā)表于 05-17 10:27

    NVMe IP之AXI4總線(xiàn)分析

    AXI4-Full AXI4-Lite AXI4-Stream 總線(xiàn)寬度 32,64,128,256,512,1024 32,64 32,64,128,256,512,1024 通道
    發(fā)表于 06-02 23:05

    RDMA簡(jiǎn)介9之AXI 總線(xiàn)協(xié)議分析2

    ? 這里以功能完備的 AXI4 接口舉例說(shuō)明 AXI4 總線(xiàn)的相關(guān)特點(diǎn)。AXI4 總線(xiàn)采用讀寫(xiě)
    發(fā)表于 06-24 18:02

    玩轉(zhuǎn)Zynq連載37——[ex56] 基于Zynq的AXI HP總線(xiàn)讀寫(xiě)實(shí)例

    HP總線(xiàn)。PL作為AXI HP主機(jī),可以通過(guò)這4條總線(xiàn)實(shí)現(xiàn)對(duì)內(nèi)存(DDR3)的讀寫(xiě)訪(fǎng)問(wèn),這4條總線(xiàn)加總的極限帶寬,通常能夠超過(guò)DDR3的最
    發(fā)表于 11-26 09:47

    如何避免AXI_hp總線(xiàn)鎖死?

    `1、在開(kāi)發(fā)zynq工程時(shí)遇到多個(gè)axi_hp總線(xiàn)讀寫(xiě)ddr時(shí),總線(xiàn)鎖死?,F(xiàn)象就是axi_hp的wready信號(hào)一直為低。架構(gòu)圖: 2、應(yīng)用
    發(fā)表于 04-15 21:57

    AXI4協(xié)議的讀寫(xiě)通道結(jié)構(gòu)

      AXI4協(xié)議基于猝發(fā)式傳輸機(jī)制。在地址通道上,每個(gè)交易有地址和控制信息,這些信息描述了需要傳輸?shù)臄?shù)據(jù)性質(zhì)。主從設(shè)備間的數(shù)據(jù)傳輸有兩種情況,一種是主設(shè)備經(jīng)過(guò)寫(xiě)通道向從設(shè)備寫(xiě)數(shù)據(jù)(簡(jiǎn)稱(chēng)寫(xiě)交易
    發(fā)表于 01-08 16:58

    AXI總線(xiàn)的相關(guān)資料下載

    AXI總線(xiàn)學(xué)習(xí)AXI協(xié)議的主要特征主要結(jié)構(gòu)通道定義讀寫(xiě)地址通道讀數(shù)據(jù)通道寫(xiě)數(shù)據(jù)通道寫(xiě)操作回應(yīng)信號(hào)
    發(fā)表于 02-09 07:17

    看看在SpinalHDL中AXI4總線(xiàn)互聯(lián)IP的設(shè)計(jì)

    。writeIssuingCapability:指明AXI4總線(xiàn)寫(xiě)最大同時(shí)支持的指令個(gè)數(shù)。combinedIssuingCapability:其值應(yīng)不小于前兩者,用于在AXI4總線(xiàn)
    發(fā)表于 08-02 14:28

    AXI 總線(xiàn)和引腳的介紹

    1、AXI 總線(xiàn)通道,總線(xiàn)和引腳的介紹 AXI接口具有五個(gè)獨(dú)立的通道: (1)寫(xiě)地址通道(AW):write address channel
    發(fā)表于 01-05 08:13 ?1.1w次閱讀
    <b class='flag-5'>AXI</b> <b class='flag-5'>總線(xiàn)</b>和引腳的介紹

    AXI總線(xiàn)學(xué)習(xí)(AXI3&4)

    AXI總線(xiàn)學(xué)習(xí)AXI協(xié)議的主要特征主要結(jié)構(gòu)通道定義讀寫(xiě)地址通道讀數(shù)據(jù)通道寫(xiě)數(shù)據(jù)通道寫(xiě)操作回應(yīng)信號(hào)
    發(fā)表于 12-05 16:21 ?5次下載
    <b class='flag-5'>AXI</b><b class='flag-5'>總線(xiàn)</b>學(xué)習(xí)(<b class='flag-5'>AXI</b>3&4)

    基于AXI總線(xiàn)的DDR3讀寫(xiě)測(cè)試

    本文開(kāi)源一個(gè)FPGA項(xiàng)目:基于AXI總線(xiàn)的DDR3讀寫(xiě)。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶(hù)接口的讀寫(xiě)方式:《DDR3讀寫(xiě)測(cè)試》,如果在某些
    的頭像 發(fā)表于 09-01 16:20 ?7560次閱讀
    基于<b class='flag-5'>AXI</b><b class='flag-5'>總線(xiàn)</b>的DDR3<b class='flag-5'>讀寫(xiě)</b>測(cè)試

    FPGA通過(guò)AXI總線(xiàn)讀寫(xiě)DDR3實(shí)現(xiàn)方式

    AXI總線(xiàn)由一些核心組成,包括AXI主處理器接口(AXI4)、AXI處理器到協(xié)處理器接口(AXI
    發(fā)表于 04-18 11:41 ?2606次閱讀

    NVMe簡(jiǎn)介之AXI總線(xiàn)

    NVMe需要用AXI總線(xiàn)進(jìn)行高速傳輸。而AXI總線(xiàn)是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)協(xié)議中的重要組成部分,
    的頭像 發(fā)表于 05-21 09:29 ?799次閱讀
    NVMe簡(jiǎn)介之<b class='flag-5'>AXI</b><b class='flag-5'>總線(xiàn)</b>