01摘 要

針 對(duì) 圖 像 傳 輸 過(guò) 程 中 的 多 路 徑 、非 通 視 和 高 速 移 動(dòng) 等 特 點(diǎn) ，提 出 了 一 種 FPGA+ W5300 架 構(gòu) 的C0FDM 無(wú) 線(xiàn) 圖像 傳 輸 系 統(tǒng) ，實(shí) 現(xiàn) 圖 像 的 無(wú) 線(xiàn) 發(fā) 射 和 接 收 。該 架 構(gòu) 中采 用 Xilinx 公 司 Spartan-6 系 列 XC6SLX150 FPGA 作 為 主 控 芯 片 ，用于 實(shí) 現(xiàn) C0FDM 數(shù) 字 調(diào) 制 、射 頻 芯 片 的 配 置 ，同 時(shí) 為 A /D 轉(zhuǎn) 換 器 和 D /A 轉(zhuǎn) 換 器 提 供 工 作 時(shí) 鐘 。采 用 W5300 硬 件TCP/IP 協(xié)議 棧 通 過(guò) 網(wǎng) 絡(luò) 進(jìn) 行 數(shù) 字 信 號(hào) 的 傳 輸 ，提 高 數(shù) 據(jù) 的 傳 輸 速 率 ，外 加 ADL5385、LT5506 等 上 下 變 頻 芯 片 及 其 相 關(guān) 外 設(shè) 電 路 ，最終 實(shí) 現(xiàn) 一 個(gè) 收 發(fā) 一 體 、發(fā) 射 頻 率 可設(shè) 、高 靈 敏 度 的 無(wú) 線(xiàn) 圖 像 傳 輸 系 統(tǒng) 硬 件 平 臺(tái) 。測(cè) 試 結(jié) 果 表 明 ，該 硬 件 平 臺(tái) 能 夠 實(shí)現(xiàn)圖像的無(wú)線(xiàn)傳輸 ，具 有 良 好 的 抗 多 徑 和 高 動(dòng) 態(tài) 性 能 。

02引言

無(wú)線(xiàn)圖像傳輸在民用和軍事應(yīng)用范圍都發(fā)揮著十分關(guān)鍵的作用，從一般的無(wú)線(xiàn)視頻監(jiān)控到智能機(jī)器人和空中無(wú)人機(jī)等，無(wú)線(xiàn)圖像傳輸都是其中十分重要的關(guān)鍵技術(shù)[1]。隨著分辨 率 日 益 提 高 ，視頻和圖像的數(shù)據(jù)量與日俱增，在有限的頻譜資源中是很難進(jìn)行直接傳輸?shù)?。一 般在進(jìn)人無(wú)線(xiàn)信道之前都需要將傳輸?shù)臄?shù)據(jù)進(jìn)行視頻和圖像數(shù)據(jù)的壓縮編碼。然 而 ，這些視頻和圖像數(shù)據(jù)在壓縮編碼之后對(duì)于無(wú)線(xiàn)信道中所引人的誤碼十分敏感，很難在時(shí)變的無(wú)線(xiàn) 衰 落 信 道 中 進(jìn) 行 高 速 率 高 可 靠 性 傳 輸 [2]。而正交頻分復(fù)用(O FDM) 多 載 波 調(diào) 制技 術(shù) ，具有頻譜利用率高、抗干擾能力強(qiáng)、對(duì)抗多徑及均衡器簡(jiǎn)單等優(yōu)點(diǎn) ，非常適合上述高速率數(shù)據(jù)的傳輸[3]。基于以上優(yōu) 點(diǎn) ，提 出 了 一 種 基 于 F P G A + W5 3 0 0 的 C O FD M 無(wú)線(xiàn)圖像傳輸系統(tǒng)硬件平臺(tái)的設(shè)計(jì)方案[4]

03整體架構(gòu)設(shè)計(jì)

COFDM 無(wú)線(xiàn)圖像傳輸系統(tǒng)，主 要 包 括 發(fā) 射 、接收和數(shù)據(jù)傳輸三大部分，其中發(fā)射和接收部分又可分為射頻前端模擬信號(hào)的處理，以 及 FPGA 實(shí)現(xiàn)基帶 部 分 對(duì) 數(shù) 字 信 號(hào) 的 COFDM 的 調(diào) 制 解 調(diào) ，而銜接這 2 部 分 的 橋 梁 通 過(guò) ADC 和 DAC 來(lái) 實(shí) 現(xiàn)。FPGA 調(diào) 制 和 解 調(diào) 的 數(shù) 據(jù) 傳 輸 通 過(guò) 硬 件TCP/IP 協(xié)議棧 W5300 來(lái) 實(shí) 現(xiàn) ，大大提高了數(shù)據(jù)傳輸?shù)乃俾?0 由此設(shè)計(jì)的系統(tǒng)整體框圖如圖 1所 示 。

基帶單元的設(shè)計(jì)在無(wú)線(xiàn)圖像傳輸系統(tǒng)中，由 于 FPGA 的極強(qiáng)并行 處 理能力[5]，因而可以對(duì)數(shù)字信號(hào)進(jìn)行實(shí)時(shí)處理 ，同時(shí)，由于它可以通過(guò)面向芯片結(jié)構(gòu)的軟件編程來(lái)實(shí)現(xiàn)其相對(duì)應(yīng)的功能，具有很強(qiáng)的靈活性，并且開(kāi)發(fā)成本相對(duì)較低，所以 選用FPGA實(shí)現(xiàn)基帶數(shù)字信號(hào)處理是完全可行的。本設(shè)計(jì)中選擇Xilinx 公司的sPartan6 系 列 FPGA 作 為 基 帶 處 理 單 元 [6]，系統(tǒng)框圖如圖2所示 。

基帶處理單元的系統(tǒng)框圖包括 FPGA 工作模式配置、參考時(shí)鐘、電源、Jtag 接 口 電 路 和 SPI flash 接口電路等。FPGA 提 供 射 頻 載 波 發(fā) 生 器 寫(xiě) 配 置 字 ，并 且 完 成 COFDM 的 數(shù) 字 信 號(hào) 的 調(diào) 制 解調(diào) @，提供 A/D 轉(zhuǎn) 換 器 和 D/A 轉(zhuǎn)換器的工作時(shí)鐘以及數(shù)據(jù)接口，同時(shí)控制網(wǎng)絡(luò)協(xié)議芯片 W5300[8]進(jìn)行數(shù)據(jù)的轉(zhuǎn)換 ，其中 SPI flash 選擇 Winbond 公司的 W25Q64FV 用 于 verilog 邏輯代碼的固化以及控制指令的存儲(chǔ)。

參 考 時(shí) 鐘 選 擇 20 MHz 的 有 源 溫 補(bǔ) 晶 振 E3113-20 MHz 為 FPGA 提供穩(wěn)定的參考時(shí)鐘，同時(shí)此晶振也為本振提供參考時(shí)鐘輸人。

04發(fā)射部分設(shè)計(jì)

發(fā) 射 機(jī) 的 系 統(tǒng) 框 圖 如 圖 3 所 示 ，通過(guò)網(wǎng)口接收數(shù) 據(jù) ，傳 人 FPGA，F(xiàn)PGA 進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換，重新分段 打 包 ，然 后 做 COFDM 數(shù) 字 調(diào) 制 ，分 I、Q 兩 路 ，輸人 到 雙 路 D/A，由 于 D/A 轉(zhuǎn) 換 之 后會(huì) 帶 來(lái) 鏡 像 雜波 ，所 以 D/A 轉(zhuǎn) 換 之 后 進(jìn) 行 低 通 濾 波 ，集成壓控震蕩器[9]提供載波頻率，并且可以 通 過(guò) FPGA 配 置，IQ 上變頻器調(diào)制到射頻，再經(jīng)功放進(jìn)行功率放大，之后通過(guò)天線(xiàn)進(jìn)行發(fā)射 e

在 FPGA 中 進(jìn) 行 COFDM 調(diào) 制 之 后 為 I、Q 兩路輸 出 ，所 以 選 擇 了 雙 路 十 位 的 D/A 轉(zhuǎn) 換 芯 片AD9763 將 并 行 數(shù) 字 信 號(hào) 轉(zhuǎn) 換 為 I、Q 兩 路 模 擬 信號(hào) 。FPGA 提 供 D/A 轉(zhuǎn)換器的工 作 時(shí) 鐘 ，易于控制時(shí)鐘與輸出數(shù)據(jù)的同步。由于A/D 轉(zhuǎn)換芯片的模擬輸出端為差分輸出，所以對(duì)低通濾波器的設(shè)計(jì)需要進(jìn)行4 路信號(hào)的濾波，并且把4路信號(hào)的功率差控 制 在 1.5 dB 范 圍內(nèi)# 為了后期易于調(diào)整通頻帶帶寬 ，這里選擇 LC 濾 波 器 ，LC 的級(jí)數(shù)以及每級(jí)電感 電 容 值 的 大 小 通 過(guò) ADS 仿 真 得 到 ，為了保證載波 頻 率 為 130 MHz、350 MHz 以 及 550 MHz,綜合考慮 載 波 頻 率 和 D/A 的 輸 出 信 號(hào) 格 式 ，這 里 選 擇 IQ 上 變 頻 芯 片 為 ADL5 3 8 5 進(jìn) 行 IQ 上 變 頻 ，選用ADF4 3 5 1 可 配 置 的 差 分 輸 出 集 成 壓 控 振 蕩 器 為 ADL5385 提 供 載 波 。ADL5385 正常的輸出功率為 4.7 dBm,而發(fā)射機(jī)的發(fā)射功率要求為 30 dBm,所以需要選擇的功率放大器芯片增益至少為 25.3 dBm,并且1 dB壓 縮 點(diǎn) 不 能 低 于 30 dBm,綜合以上考慮選 擇 功 放 芯 片 型 號(hào) 為 RF6886。功率放大口經(jīng)射頻開(kāi)關(guān)進(jìn)人天線(xiàn)進(jìn)行發(fā)射，此處射頻開(kāi)關(guān)需滿(mǎn)足發(fā)射信號(hào)的特性，保證信號(hào)的完整性，射頻開(kāi)關(guān)芯片的型號(hào)為HMC544A。

05接收部分設(shè)計(jì)

接收機(jī)的系統(tǒng)框圖如圖 4 所 示 ，天線(xiàn)接收信號(hào)，經(jīng)低噪聲放大器進(jìn)行放大，之后進(jìn)行下變頻到基帶，由低通濾波器進(jìn)行濾波之后，進(jìn) 行 A/D 轉(zhuǎn) 換 ，將基帶模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，由 FPGA 實(shí) 現(xiàn) COFDM的解調(diào)

為了能使接收機(jī)的靈敏度達(dá)到-100 dBm,并且動(dòng)態(tài)范圍能達(dá)到 60 dB。綜合考慮硬件電路板的體積等原因，選用了集成VGA、IQ 下變頻和低通濾波器 的 下 變 頻 芯 片 LT5506,并 且 輸 人 信 號(hào) 范 圍 為-79?-22 dBm,滿(mǎn)足設(shè)計(jì)要求。

由于接收機(jī)天線(xiàn)接收信號(hào)的動(dòng)態(tài)范圍是-100?-40 dBm,考慮到信號(hào)傳輸?shù)膿p耗，所 以 選 用 23 dB放大倍數(shù)的低噪聲放大器RF3376 對(duì) 接 收 信 號(hào) 進(jìn) 行 初 始 放 大 ，之后進(jìn)行 IQ 下變頻。由 于IQ下變頻 芯 片 為 差 分 輸 人 ，并且阻抗為 200 H ，為了減小信號(hào)的損耗，在低噪放之后選 用 1 : 4 的 射 頻 變壓 器 ，將 單 端 信 號(hào) 轉(zhuǎn) 成 差 分 信號(hào) ，同 時(shí) 完 成 阻 抗 的 轉(zhuǎn) 換 。下 變 頻芯片LT5506 的驅(qū)動(dòng)能力弱，為 了 達(dá) 到 A/D 轉(zhuǎn) 換 器 的 輸 人 精 度 ，在 IQ 下 變 頻 輸 出 之 后 接 人 ADC驅(qū)動(dòng)器ADA4940-2 提高驅(qū)動(dòng)能力，此驅(qū)動(dòng)器為差分輸人差分輸出，下一級(jí) 連 接 到 A/D 轉(zhuǎn)換芯片，并且把其中一路引人到功率 檢 波 器 AD8361，用 于 檢 測(cè) 信 號(hào) 的 功 率 ，之后連接比 較 器 LT1783，將 輸 出 信 號(hào) 的 功 率與 設(shè) 定 信 號(hào) 做差 ，比較 器 的 輸 出 連 接 到 VGA 的電壓控制引腳，組成反饋環(huán)路，調(diào)整信號(hào)的功率 ，使 A/D 輸人信號(hào)穩(wěn)定 。由于發(fā)射部分用的是雙路十位 D/A 轉(zhuǎn) 換 芯 片 ，所 以 接 收 與 之 對(duì) 應(yīng) 選 擇雙 路 十 位 A/D 轉(zhuǎn)化芯片 AD9 2 1 8 進(jìn) 行 模 數(shù) 轉(zhuǎn) 換 ，A / D 轉(zhuǎn) 換 之 后 的數(shù)字信號(hào)輸 人 F P G A 進(jìn) 行COFDM 解 調(diào) ，得到原始數(shù)據(jù)。

06數(shù)據(jù)傳輸

通常發(fā)射機(jī)需發(fā)射的原始圖像數(shù)據(jù)，以及接收機(jī) 經(jīng) F P G A 解調(diào)之后的數(shù)據(jù)，數(shù)據(jù)量巨大，有時(shí)需要遠(yuǎn)程控制和數(shù)據(jù)傳輸，以太網(wǎng)以其成本低、易于集成和傳輸距離較遠(yuǎn)的優(yōu)勢(shì)得到廣泛的應(yīng)用，而利用硬件協(xié)議棧芯片實(shí)現(xiàn)以太網(wǎng)的數(shù)據(jù)傳輸，具有開(kāi)發(fā)難度小 、集成度高且運(yùn)行穩(wěn)定等優(yōu)勢(shì)，成為本設(shè)計(jì)中的首選方案，由此設(shè)計(jì)數(shù)據(jù)傳輸系統(tǒng)框圖如圖5所示 。

F P G A 與 P C 數(shù) 據(jù) 傳 輸 ，設(shè) 計(jì) 了 F P G A 控制 W5 3 0 0 以 T C P / IP 為協(xié)議進(jìn)行以太網(wǎng)數(shù)據(jù)傳輸?shù)南到y(tǒng) ，其 中 硬 件 協(xié) 議 棧 芯 片 W5 3 0 0 完 成 T C P / IP 協(xié)議棧的處理[1°]。W5 3 0 0 是 W IZnet 公司的一款單芯片器 件 ，采 用0.18 pm 的 C M O S 工 藝 ，內(nèi) 部 集 成 10/100 M 以 太 網(wǎng)控制器，M A C 層 協(xié) 議和 T C P / I P 協(xié)議棧 。

因 此 本 設(shè) 計(jì) 中 只 需 F P G A 控 制 W5 3 0 0 即可實(shí)現(xiàn) 網(wǎng) 絡(luò) 協(xié) 議 轉(zhuǎn) 換 ，F(xiàn) PG A 的網(wǎng)絡(luò)通信。為了濾除電磁 干 擾 ，以及隔離網(wǎng)絡(luò)上不同網(wǎng)絡(luò)設(shè)備間的不同電平 ，保護(hù)設(shè)備，經(jīng) W5 3 0 0硬件協(xié)議轉(zhuǎn)換之后，需經(jīng)網(wǎng)絡(luò)隔離變壓器才能連接網(wǎng)絡(luò)接口進(jìn)行傳輸。為了節(jié)省 空 間 ，簡(jiǎn)化硬件電路的復(fù)雜度，選用了 U D E 公司集成網(wǎng)絡(luò)隔離變壓器的 RJ4 5 接口 R B 1-125B A G 1A 。

07測(cè)試結(jié)果與分析

根據(jù)設(shè)計(jì)方案，實(shí)現(xiàn)了工程樣機(jī)的研制，該硬件平 臺(tái) 能 夠 實(shí) 現(xiàn) C O FD M 無(wú) 線(xiàn) 圖 像 的 發(fā) 送 和 接 收 ，其中 發(fā) 射 機(jī) 的 發(fā) 射 功 率 為 1 W，發(fā) 射 頻 率 可 通 過(guò) PC 端 設(shè) 置 ;接收機(jī)的 靈 敏 度 為 -100 dBm,并且動(dòng)態(tài)范圍 為 60 dB，通 過(guò) 網(wǎng) 絡(luò) 傳 輸 數(shù) 字 信 號(hào) 速 率 不 低 于 10 Mbps,樣 機(jī) 實(shí)物如圖 6 所示 。

為了測(cè)試發(fā)射和接收部分的工作性能，將板卡發(fā)射部分最終輸出的模擬信號(hào)，連接可控衰減器之后 ，與接收部分的7 / 37模擬信號(hào)輸人端相連，PC 端通過(guò)網(wǎng)絡(luò)調(diào)試助手設(shè)置需要發(fā)射的數(shù)據(jù)，查看接收到的數(shù)據(jù)是否與發(fā)射的數(shù)據(jù)相同。本文中設(shè)置發(fā)射內(nèi)容“數(shù)據(jù)測(cè)試”，通 過(guò) 網(wǎng) 口 發(fā) 送 1 0 次 ，測(cè)試結(jié)果如圖 7 所 示 ，接收到的內(nèi)容與發(fā)送的內(nèi)容相同。

08結(jié) 束 語(yǔ)

根據(jù)目 前 高 質(zhì) 量 圖 像 傳 輸 信 息 無(wú) 線(xiàn) 傳 輸 的 需求 [11]，提 出 的 FPGA+W5300 的 方 案 實(shí) 現(xiàn)COFDM 調(diào)制 解調(diào)，結(jié) 合 FPGA 實(shí)現(xiàn)數(shù)字信號(hào)處理的優(yōu)勢(shì)，以及 W5300 硬件協(xié)議棧實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議的轉(zhuǎn)換優(yōu)點(diǎn)，有效地解決了圖像數(shù)據(jù)傳輸過(guò)程中實(shí)時(shí)性、大數(shù)據(jù)量的要 求 。測(cè)試結(jié)果表明，該平臺(tái)具有優(yōu)越的性能，高功率發(fā)射機(jī)與高靈敏度的接收機(jī)相結(jié)合，提高了傳輸距 離 ，可以用于飛機(jī)、坦克等移動(dòng)載體進(jìn)行圖像的實(shí)時(shí)傳輸。

審核編輯：湯梓紅