在我們現(xiàn)有的功率半導(dǎo)體器件中，PN結(jié)占據(jù)了極其重要的地位，其正向阻斷能力的優(yōu)劣直接決定著功率半導(dǎo)體器件的可靠性及適用范圍。

當PN結(jié)兩邊摻雜濃度為固定值時，一般認為除超級結(jié)（superjunction）之外，平行平面結(jié)的擊穿電壓在所有平面結(jié)中具有最高的擊穿電壓。

在實際半導(dǎo)體功率器件的制造過程中，一般會在PN結(jié)的邊緣引入球面邊界和柱面邊界。該邊界位置的擊穿電壓低于平行平面結(jié)的擊穿電壓，使半導(dǎo)體功率器件的擊穿電壓降低。

由于PN結(jié)邊緣結(jié)構(gòu)造成的曲率效應(yīng)對PN結(jié)擊穿電壓有一定的負面影響，許多學(xué)者提出了一系列的結(jié)終端技術(shù)用以消除或者減弱球面結(jié)或柱面結(jié)的曲率效應(yīng)。

下文對曲率效應(yīng)的產(chǎn)生及一些新型結(jié)終端技術(shù)做簡單介紹。

1

曲率效應(yīng)的產(chǎn)生及其對擊穿電壓的負面影響

在半導(dǎo)體制造過程中，當通過矩形的掩膜進行擴散形成PN結(jié)時，PN結(jié)的構(gòu)成成分包括中心位置的平板形結(jié)、邊緣區(qū)的柱面結(jié)和掩膜彎角處的球面結(jié)（如圖1-1）。

柱面結(jié)或球面結(jié)都會使PN結(jié)的擊穿電壓低于平行平面結(jié)的擊穿電壓。

圖1-1 邊緣區(qū)柱面結(jié)和球面結(jié)

常見的PN結(jié)中，通過掩膜擴入的異型雜質(zhì)濃度一般遠高于原有雜質(zhì)濃度。在結(jié)面位置的p越小，擊穿電壓越低，當p趨近于無窮大時PN結(jié)的擊穿電壓趨近于平行平面結(jié)的擊穿電壓。

雜質(zhì)在硅中的擴散為各向異性，熱過程中雜質(zhì)沿各不同方向進入硅材料，一部分雜質(zhì)進入到原窗口位置下方，形成橫向擴散。橫向擴散的擴散量約為縱向擴散的擴散量的85%左右，經(jīng)橫向擴散形成的球面結(jié)或柱面結(jié)的曲率半徑p可用橫向擴散量r近似。

下圖1-2反映了球面結(jié)及柱面結(jié)歸一化擊穿電壓與標準化半徑n的對應(yīng)關(guān)系。

圖1-2 歸一化擊穿電壓與標準化半徑η的對應(yīng)關(guān)系

對于常規(guī)制造工藝，一般n的典型值只有0.1或0.1以下。球面結(jié)或柱面結(jié)對應(yīng)的擊穿電壓只有理想平行平面結(jié)擊穿電壓的10%到20%左右，嚴重影響了高壓器件的可靠性。

2

結(jié)終端技術(shù)

受實際制造的高壓PN結(jié)邊界位置的球面或柱面曲率效應(yīng)的影響，結(jié)的擊穿電壓顯著低于平行平面結(jié)的擊穿電壓。為改善結(jié)的擊穿特性，可采用場板、場限制環(huán)、磨角等技術(shù)降低曲率效應(yīng)的影響，提高PN結(jié)擊穿電壓。

其目的為降低半導(dǎo)體表面電場，盡量將雪崩擊穿的可能性從半導(dǎo)體表面移向半導(dǎo)體內(nèi)部，使PN結(jié)的擊穿電壓接近或達到理想平行平面結(jié)的擊穿電壓。

場板技術(shù)是改善PN結(jié)曲率效應(yīng)最常用的手段之一，如圖1-3 。它是由與N+接觸的金屬延伸至N+P范圍以外構(gòu)成的。

圖1-3 場板結(jié)構(gòu)示意圖

當PN結(jié)反偏時，場板電位相對P型區(qū)為高電位。若場板下的絕緣介質(zhì)厚度合適，高電位的作用使P型硅表面耗盡，結(jié)耗盡區(qū)擴展至場板以下區(qū)域，表面靠近N+P結(jié)位置原有的高電場被分散，并在場板的邊緣出現(xiàn)一個新的電場峰值。

最優(yōu)化的設(shè)計要求場板邊緣的電場峰值等于N+P結(jié)位置的電場峰值，可通過求場板下解絕緣介質(zhì)中的Laplace方程和P型硅中的Possion方程計算出最佳場板長度。

當場板電位為獨立的固定電位時，已有的報道表明NP結(jié)的擊穿電壓與場板電壓成線性關(guān)系。

實際的制造過程中一般不方便為場板提供特定的固定偏置，場板常常與N+區(qū)域直接連接并電位相等。

計算表明，在場板下方的絕緣SiO2介質(zhì)厚度小于0.7um和P型襯底濃度低于107cm^3^時雪崩擊穿發(fā)生于場板邊緣。為避免這一現(xiàn)象，場板結(jié)構(gòu)衍生出斜坡場板、階梯場板、電阻場板等新結(jié)構(gòu)。

特別值得一提的是電阻場板（SIPOS）（圖1-4），該結(jié)構(gòu)最早由Matsushita等人提出。半絕緣的SIPOS層導(dǎo)電能力極其微弱，使得其中的電流水平甚至接近PN結(jié)的反向漏電流。

圖1-4 電阻場板結(jié)構(gòu)

SIPOS中的電場分布取決于其本身的電阻分壓關(guān)系，與半導(dǎo)體耗盡區(qū)中電場無關(guān)，因此在設(shè)計中可根據(jù)需要調(diào)整SIPOS中的電場分布。SIPOS中的恒定電場迫使與之接近的半導(dǎo)體表面耗盡區(qū)中電場與之一致，從而基本上避免PN結(jié)的表面擊穿。

理想的電阻場板可以讓PN結(jié)的擊穿電壓與平行平面結(jié)的擊穿電壓相等，實際制造的電阻場板由于離子沾污等問題常出現(xiàn)漏電流過大等問題。

3

場限制環(huán)技術(shù)

場限制環(huán)技術(shù)最早由Kao，Y.C等提出，如圖1-5所示。

圖1-5 場限環(huán)結(jié)構(gòu)示意圖

場限制環(huán)由擴散區(qū)構(gòu)成，它具有與反偏的PN結(jié)高摻雜區(qū)相同的摻雜類型，但處于電位浮空的狀態(tài)。在制造中場限制環(huán)一般也與PN結(jié)高摻雜區(qū)采用同一道工序制造完成。

優(yōu)化設(shè)計的場限制環(huán)與主結(jié)之間的距離應(yīng)保證環(huán)與主結(jié)的耗盡區(qū)在發(fā)生雪崩擊穿以前能夠匯合，當PN結(jié)反偏電壓進一步增加時兩個空間電荷區(qū)便完全合并，這將限制曲面附近電場的進一步增長并使其不能達到PN結(jié)的臨界擊穿電場。

場限制環(huán)在一定程度上分擔了主結(jié)上的壓降，有效降低了主結(jié)邊緣位置的曲率效應(yīng)。

Adler等人對場限制環(huán)電場強度進行了計算。

多維分析表明：環(huán)實際所分擔的主結(jié)電壓要比一維分析的結(jié)果偏小，采用場限制環(huán)后擊穿一般不在表面發(fā)生，而是發(fā)生在曲率最大的點上。

分析結(jié)果還表明主結(jié)與環(huán)之間的距離對環(huán)的分壓程度有明顯影響，而且存在一個場限制環(huán)可起作用的最大距離。

此外，場限制環(huán)對PN結(jié)的作用要比對NP結(jié)的作用要好，這是由于半導(dǎo)體表面有形成N型寄生漏電溝道的趨勢，使用場限制環(huán)的N'P結(jié)漏電流較大。

以單環(huán)結(jié)構(gòu)為基礎(chǔ)又衍生出多環(huán)結(jié)構(gòu)，如圖1-5（b）所示。多環(huán)結(jié)構(gòu)可以通過改變掩膜窗口圖形的方式實現(xiàn)，并不增加額外的工序。適當設(shè)計的多環(huán)結(jié)構(gòu)可使PN結(jié)的擊穿電壓接近平行平面結(jié)的擊穿電壓，但多環(huán)將占用芯片更多的面積，這在一定程度上限制了環(huán)的數(shù)量。