封裝測(cè)試:集成電路后端關(guān)鍵流程,不斷改良呈多個(gè)細(xì)分類(lèi)
封裝測(cè)試為半導(dǎo)體產(chǎn)業(yè)核心環(huán)節(jié)之一,指將經(jīng)過(guò)測(cè)試的晶圓加工成獨(dú)立芯片的過(guò) 程,主要分為封裝與測(cè)試兩個(gè)環(huán)節(jié)。封裝是將半導(dǎo)體元件在基板上布局、固定及連接,并用絕緣介質(zhì)封裝形成芯片的過(guò)程。封裝步驟有效保證芯片的散熱和電信 號(hào)傳輸性能;測(cè)試步驟對(duì)芯片的結(jié)構(gòu)完整性及電氣功能進(jìn)行確認(rèn)。
全球集成電路封裝技術(shù)共經(jīng)歷了五個(gè)發(fā)展階段,不斷朝小型化、I/O 數(shù)量增加、集成化方向發(fā)展。早期三種傳統(tǒng)封裝方式包括通孔插轉(zhuǎn)型封裝(QFN、QFP)、表面貼裝型封裝(SOP、SOT)、現(xiàn)階段廣泛采用的芯片級(jí)封裝(CSP)和球柵陣列封裝 (BGA)。包括倒裝焊封裝 (Flip Chip)、三維立體封裝 (3D IC)、系統(tǒng)級(jí)封裝 (SiP) 在內(nèi)的第四/五代封裝方式,被視為先進(jìn)封裝。
封裝測(cè)試市場(chǎng):與半導(dǎo)體產(chǎn)業(yè)共同發(fā)展壯大,先進(jìn)封裝占比提升
作為從晶圓制造到成品芯片的關(guān)鍵環(huán)節(jié),隨著全球半導(dǎo)體產(chǎn)業(yè)的發(fā)展,封裝測(cè)試的市場(chǎng)規(guī)模不斷擴(kuò)大。據(jù) Yole 統(tǒng)計(jì)和預(yù)估:2019 年全球封裝測(cè)試市場(chǎng)規(guī)模為 675 億美元,2022 年達(dá)到 815 億美元, 2026 年將上升至 961 億美元;中國(guó)大陸的封 裝測(cè)試市場(chǎng)由 2019 年的 2350 億元,上升至 2022 年的 2996 億元,在短暫調(diào)整之 后 2026 年有望達(dá)到3248億元的規(guī)模。
封裝測(cè)試產(chǎn)業(yè)鏈:與上下游密切配合
集成電路封裝測(cè)試行業(yè)整體位于半導(dǎo)體產(chǎn)業(yè)鏈的中下游,是銜接前道晶圓制造與成品芯片的關(guān)鍵環(huán)節(jié)。封裝測(cè)試的上游包括封裝測(cè)試設(shè)備,封裝材料,EDA 軟件,與晶圓生產(chǎn)等環(huán)節(jié);下游客戶則主要為芯片設(shè)計(jì)企業(yè)。
前道制造晶圓廠很少直接參與傳統(tǒng)后道封裝環(huán)節(jié);但是隨著先進(jìn)封裝技術(shù)的不斷推廣,刻蝕、沉積、光刻、鍵合、清洗等工藝在先進(jìn)封裝環(huán)節(jié)得到廣泛運(yùn)用,逐漸形成了中道工藝。中道工藝的精度低于同期的前道晶圓制造工藝,但顯著高于傳統(tǒng)的后道封裝;由于中道制程工藝原理與前道制程工藝存在大量相通之處,臺(tái)積電、三星、海力士等晶圓制造企業(yè)開(kāi)始與下游封測(cè)廠商密切合作,深度介入先進(jìn)封裝流程。部分前道設(shè)備企業(yè)開(kāi)始積極布局中道先進(jìn)封裝設(shè)備。
封裝測(cè)試設(shè)備:存在較大國(guó)產(chǎn)替代空間
集成電路封裝測(cè)試流程主要使用測(cè)試設(shè)備與封裝設(shè)備。測(cè)試設(shè)備主要包括 ATE 測(cè)試機(jī)、探針臺(tái)、分選機(jī)等,負(fù)責(zé)對(duì)成品芯片的電性等指標(biāo)進(jìn)行檢查,并篩查出不合格的芯片。國(guó)內(nèi)測(cè)試設(shè)備下游客戶主要包括封測(cè)企業(yè),芯片IDM企業(yè);2022年國(guó)內(nèi)測(cè)試機(jī)市場(chǎng)規(guī)模為25.8億美元。在測(cè)試設(shè)備領(lǐng)域, 國(guó)內(nèi)已經(jīng)涌現(xiàn)出長(zhǎng)川科技、華峰測(cè)控、武漢精鴻、精智達(dá)、聯(lián)動(dòng)科技、廣立微等優(yōu)秀企業(yè),模擬測(cè)試機(jī)已實(shí)現(xiàn)較高的國(guó)產(chǎn)化率;但高端測(cè)試設(shè)備市場(chǎng)仍然主要被愛(ài)德萬(wàn)、泰瑞達(dá)等美日企業(yè)掌控。
封裝設(shè)備負(fù)責(zé)從裸晶圓到成品芯片的生產(chǎn)過(guò)程。2022 年全球(傳統(tǒng))封裝設(shè)備市場(chǎng)規(guī)模為 57.8 億美元,SEMI 預(yù)計(jì) 2023 年將回落至約 40 億美元,2025 年有望回 升至 59.5 億美元。相較于前道制造設(shè)備和測(cè)試設(shè)備,封裝設(shè)備品類(lèi)繁多,國(guó)外出 口限制措施較少,國(guó)內(nèi)重視程度較弱,國(guó)產(chǎn)化水平較低。2021/2022 年中國(guó)大陸封 裝用設(shè)備進(jìn)口規(guī)模分別 216/153 億元,存在較大國(guó)產(chǎn)替代空間。傳統(tǒng)芯片封裝產(chǎn)線 中國(guó)大陸封裝設(shè)備進(jìn)口金額(億元)
審核編輯:劉清
-
集成電路
+關(guān)注
關(guān)注
5453文章
12574瀏覽量
374699 -
半導(dǎo)體
+關(guān)注
關(guān)注
339文章
30764瀏覽量
264437 -
晶圓
+關(guān)注
關(guān)注
53文章
5414瀏覽量
132335 -
芯片設(shè)計(jì)
+關(guān)注
關(guān)注
15文章
1155瀏覽量
56680 -
QFN封裝
+關(guān)注
關(guān)注
0文章
193瀏覽量
17690
原文標(biāo)題:集成電路封裝:由晶圓到成品芯片
文章出處:【微信號(hào):DT-Semiconductor,微信公眾號(hào):DT半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
晶圓級(jí)扇出型封裝的三大核心工藝流程
功率半導(dǎo)體晶圓級(jí)封裝的發(fā)展趨勢(shì)
【海翔科技】玻璃晶圓 TTV 厚度對(duì) 3D 集成封裝可靠性的影響評(píng)估
晶圓蝕刻擴(kuò)散工藝流程
混合集成電路(HIC)芯片封裝中真空回流爐的選型指南
wafer晶圓厚度(THK)翹曲度(Warp)彎曲度(Bow)等數(shù)據(jù)測(cè)量的設(shè)備
降低晶圓 TTV 的磨片加工方法
扇出型晶圓級(jí)封裝技術(shù)的工藝流程
集成電路封裝關(guān)鍵流程:由晶圓到成品芯片
評(píng)論