電源的作用是為系統(tǒng)提供穩(wěn)定的電壓及電流。電源完整性問題是指電源的電壓、紋波及噪聲不滿足系統(tǒng)的工作要求，通過合理的電源供電網(wǎng)絡(luò)設(shè)計(jì)可以減小電源塌陷等電源完整性問題，提高系統(tǒng)的穩(wěn)定性。

1.電源分配網(wǎng)絡(luò)

電流從供電模塊輸出，流經(jīng)PCB板、芯片封裝，最終到達(dá)負(fù)載芯片給其供電的完整供電路徑稱之為電源分配網(wǎng)絡(luò)(PDN)，除此之外，它還包含有大量PCB板及芯片封裝上的去耦電容。即電源分配網(wǎng)絡(luò)是電流所經(jīng)過的所有結(jié)構(gòu)和器件組成的系統(tǒng)，如下圖所示。

在上圖所示的電源分配網(wǎng)絡(luò)中，電流從電源模塊(VRM)輸出后經(jīng)PCB板上的走線、過孔等結(jié)構(gòu)，通過BGA焊球到達(dá)芯片封裝，然后經(jīng)過芯片封裝上的走線，進(jìn)入到封裝內(nèi)部的Die上，給芯片進(jìn)行供電，其路徑中還包括電阻、去耦電容、電感等無源器件。走線、過孔、電阻和去耦電容等都會(huì)給電源供電網(wǎng)絡(luò)帶來寄生電感、寄生電容和寄生電阻的影響，導(dǎo)致電源供電網(wǎng)絡(luò)并不是理想的供電網(wǎng)絡(luò)。另外，芯片內(nèi)部的開關(guān)速度變得越來越高，供電電壓變得越來越低，其對(duì)電源配送網(wǎng)絡(luò)的設(shè)計(jì)提出了更高的要求。

2.同步開關(guān)噪聲

在高速數(shù)字電路中，當(dāng)數(shù)字集成電路加電工作時(shí)，它內(nèi)部的門電路輸出會(huì)發(fā)生從高到低或者從低到高的狀態(tài)轉(zhuǎn)換，這時(shí)會(huì)產(chǎn)生一個(gè)瞬間變化的電流△i，這個(gè)電流在流經(jīng)回流路徑上存在的電感時(shí)會(huì)形成交流壓降，從而引起噪聲，當(dāng)同時(shí)發(fā)生狀態(tài)轉(zhuǎn)換的輸出緩沖器較多時(shí)，這個(gè)壓降將足夠大，從而導(dǎo)致電源完整性問題，我們將這種噪聲稱為同步開關(guān)噪聲(SSN)，也叫△i 噪聲。

同步開關(guān)噪聲主要是伴隨著器件的同步開關(guān)輸出(Simultaneous Switch Output，SSO)而產(chǎn)生，開關(guān)速度越快，瞬間電流變化越顯著，電流回路上的電感越大，則產(chǎn)生的SSN越嚴(yán)重?；竟綖椋篤SSN=NLLoop(di/dt)，其中N是同時(shí)開關(guān)的驅(qū)動(dòng)器的數(shù)目，LLoop為整個(gè)回流路徑上的電感，i是每個(gè)驅(qū)動(dòng)端的電流，而VSSN就是同步開關(guān)噪聲的大小。這個(gè)公式看起來簡(jiǎn)單，但真正分析起來卻不是那么容易，因?yàn)椴坏枰獙?duì)電路進(jìn)行合理的建模，還要判斷各種可能的回流路徑，以及分析不同的工作狀態(tài)。

同步開關(guān)噪聲的產(chǎn)生可以通過下圖所示的原理圖來解釋，其中，封裝模型包括自身的電感和封裝之間的互電感(互電感沒有在圖中標(biāo)出)，由于電阻對(duì)開關(guān)噪聲的影響很小，為了簡(jiǎn)化討論，這里忽略其影響，系統(tǒng)的接收器用電容表示。

我們可以將同步開關(guān)噪聲分為兩種：芯片內(nèi)部(on-chip)開關(guān)噪聲和芯片外部(off-chip)開關(guān)噪聲。當(dāng)驅(qū)動(dòng)器3開關(guān)輸出，驅(qū)動(dòng)器1作為接收端時(shí)，產(chǎn)生的噪聲稱為芯片內(nèi)部開關(guān)噪聲；當(dāng)驅(qū)動(dòng)器1或驅(qū)動(dòng)器2開關(guān)輸出，將信號(hào)傳輸?shù)较到y(tǒng)的接收器時(shí)，產(chǎn)生的噪聲稱為芯片外部開關(guān)噪聲。兩種情況下封裝電感的影響各不相同。

2.1芯片內(nèi)部開關(guān)噪聲

在上圖中，當(dāng)驅(qū)動(dòng)器3跳變時(shí)，它必須對(duì)驅(qū)動(dòng)器1的輸入電容進(jìn)行充放電。驅(qū)動(dòng)器3由高電平到低電平轉(zhuǎn)換時(shí)的電流路徑如下圖所示，驅(qū)動(dòng)器3對(duì)驅(qū)動(dòng)器1下方的電容進(jìn)行放電，放電回路如虛線所示，電流完全在芯片內(nèi)部，不會(huì)產(chǎn)生互連噪聲；同時(shí)對(duì)驅(qū)動(dòng)器1上方的電容充電，充電回路如實(shí)線所示。驅(qū)動(dòng)器3出低到高轉(zhuǎn)換時(shí)，驅(qū)動(dòng)器主上方的電容被放電，同時(shí)下方的電容被充電，電流路徑不變。

上圖中，充電電流流經(jīng)了封裝中電源引腳電感Lp和地引腳電感Lg，而沒有流經(jīng)信號(hào)線電感L1和L2。由于Lp和Lg上通過的電流是反向的，所以封裝總電感為：L=Lp+Lg-2Mpg，其中Mpg指Lp和Lg之間的互感。由于封裝電感L和系統(tǒng)電源電感Ls上產(chǎn)生壓降，則芯片實(shí)際得到的電源電壓為：

因而，在開關(guān)的瞬間，加在芯片上的電源電壓會(huì)下降，隨后圍繞Vs呈現(xiàn)阻尼振蕩。

要將供電下降限制到最小，需要通過減小電感或者電流變化速率來減小感應(yīng)噪聲，通?？梢圆扇〉拇胧┯校?/p>

⑴降低芯片內(nèi)部驅(qū)動(dòng)器的開關(guān)速率以減小di/di，但是當(dāng)需要獲得很高的時(shí)鐘頻率時(shí)，這種方法不可取。

(2)使用電源平面和地平面，并讓電源平面和地平面盡量接近以獲得最小的系統(tǒng)電源供電電感Ls。

(3)增加電源/地的管腳數(shù)目，縮短電源/地的管腳引線長(zhǎng)度，以降低芯片封裝中的電源和地路徑的電感。

(4)電源和地管腳應(yīng)成對(duì)分布并盡量靠近放置,以增加封裝中電源和地路徑的互感，從而減小封裝總電感。

(5)給系統(tǒng)電源增加旁路電容，在此情況下驅(qū)動(dòng)器3由高電平到低電平轉(zhuǎn)換時(shí)的電流路徑如下圖所示，旁路電容可以給高頻的瞬變交流信號(hào)提供低阻抗的旁路，而變化較慢的信號(hào)仍然走系統(tǒng)電源回路，因此產(chǎn)生的噪聲電壓變小。

(6)在芯片封裝內(nèi)部使用旁路電容，這樣高頻電流的回路電感會(huì)非常小，能在很大程度上減小芯片內(nèi)部的同步開關(guān)噪聲。

2.2芯片外部開關(guān)噪聲

驅(qū)動(dòng)器1出高電平到低電平轉(zhuǎn)換時(shí)的電流路徑如下圖所示，驅(qū)動(dòng)器1對(duì)進(jìn)行放電，放電回路如虛線所示，同時(shí)對(duì)進(jìn)行充電，充電回路如實(shí)線所示，充、放電電流都是從封裝的地引腳流出，從信號(hào)線流回，不經(jīng)過電源引腳；反之，驅(qū)動(dòng)器1由低電平到高電平轉(zhuǎn)換時(shí)，充、放電電流都是從信號(hào)線流出，從封裝的電源引腳流回，不經(jīng)過地引腳。

上圖中，不考慮系統(tǒng)電源電感Ls，僅封裝電感造成的電壓降為：

所以，這時(shí)芯片地和系統(tǒng)地并不是保持同樣的零電位，而是存在Vgb的電壓波動(dòng)，這種情況我們稱之為地彈(Ground Bounce)。同樣，低電平到高電平轉(zhuǎn)換時(shí)，由于感應(yīng)電壓的影響，芯片內(nèi)電源電壓將低于系統(tǒng)電源電壓，我們稱之為電源反彈。

要減小地彈，可采取以下幾種方法：

(1)降低驅(qū)動(dòng)器的邊沿速率，滿足時(shí)序要求的最慢邊沿速率將產(chǎn)生最小的噪聲。

(2)減小封裝回路電感，即減小自感或者增大互感。

(3)在芯片封裝內(nèi)部使用旁路電容，在這種情況下驅(qū)動(dòng)器1從高電平到低平轉(zhuǎn)換時(shí)的電流路徑如下圖所示，增加了額外的充電回路，封裝的電源引腳和地引腳共同分擔(dān)充電電流回路，從而減小電壓波動(dòng)。

對(duì)于電源反彈，可以采用類似的分析方法和抑制措施。

審核編輯：劉清