91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Intel altera opencl入門

FPGA技術(shù)江湖 ? 來源:FPGA技術(shù)江湖 ? 2024-04-13 11:53 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今天給大俠帶來Intel altera opencl 入門,話不多說,上貨。

概述

Intel altera 的 OpenCL 主要面向信號處理類應用的客戶,是用C語言開發(fā)FPGA的利器,開放計算語言(OpenCL)聯(lián)盟著名的公司有 FPGA巨頭Intel altera、兩大顯卡GPU巨頭AMD英偉達CPU巨頭Intel、軟件和服務器巨頭IBM以及全世界最大的公司Apple(蘋果)等等。不過AMD和英偉達是用GPU實現(xiàn)的OpenCL并行運算,Intel altera是用FPGA實現(xiàn)并行運算。

1. 系統(tǒng)要求

? Microsoft 64-bit Windows 7專業(yè)版或者更高。

? 對于Windows操作系統(tǒng), 要安裝微軟公司的Visual Studio 2010或者2012專業(yè)版(推薦)。

或者:

? Red Hat Enterprise 64-bit Linux (RHEL) 5或者6。

? 對于Linux操作系統(tǒng), 安裝操作系統(tǒng)過程中要把C編譯器包括GCC勾選上。

2.安裝Altera的軟件和搭建OpenCL環(huán)境(以Windows為例,Linux也類似):

?安裝Quartus II 13.1 Update4(或者14.0)

?安裝Altera OpenCL 13.1 Update4(AOCLSetup-13.1.4.182.exe)(或者14.0)

設置環(huán)境變量(基于默認的安裝路徑):

變量和值如下:

ALTERAOCLSDKROOT和C:altera13.1hld(或者C:altera14.0hld)

PATH和C:altera13.1hldwindows64in(或者C:altera14.0hldin;C:altera14.0hldhostwindows64in)

LM_LICENSE_FILE和c:alteralicense.dat

參考下圖:

2aaa4aa6-f92d-11ee-a297-92fbcf53809c.png

2ab32e50-f92d-11ee-a297-92fbcf53809c.png

然后在命令行里面運行where aoc,測試一下軟件是否安裝正確以及環(huán)境變量是否設置正確,如果正確,如下圖;如果不正確,修改錯誤再來。

2ab9e768-f92d-11ee-a297-92fbcf53809c.png

或者(14.0)

2ac6d4e6-f92d-11ee-a297-92fbcf53809c.png

3.開發(fā)板環(huán)境的安裝和測試(以臺灣友晶的DE5-Net開發(fā)板為例,不過沒有開發(fā)板也可以,開發(fā)板不是必需的):

1)。 準備工作:下載DE5-Net開發(fā)板的全套軟件安裝包,http://www.terasic.com/downloads 。.. 5NET_openCL_BSP.zip 136MB,把里面的terasic文件夾解壓縮到C:altera13.1hldoard下。

設置DE5-Net開發(fā)板的環(huán)境變量:

變量和值如下:

AOCL_BOARD_PACKAGE_ROOT和C:altera13.1hldoard erasicde5net

參考下圖:

2ad509e4-f92d-11ee-a297-92fbcf53809c.png

然后在命令行里面運行aocl install來安裝開發(fā)板驅(qū)動。

關(guān)閉你的PC,安裝和連接開發(fā)板硬件后,重新開機,在命令行里面運行aoc --list-boards,如果硬件安裝連接成功,會顯示開發(fā)板名字de5net_a7,如果開發(fā)板不存在,顯示none found。

2)。 測試開發(fā)板:

在命令行里面運行 cd C:altera13.1hldoard erasic estslank,運行aocl program blank.aocx,如果開發(fā)板已經(jīng)安裝連接好,aocx里面的sof文件會通過PCI-E接口下載,并且會返回成功的信息,如果開發(fā)板不存在或者沒有安裝連接好,會自動解壓縮出reprogram_temp.sof,用戶可以通過USB下載電纜去下載。

備注:沒有開發(fā)板的客戶可以在設置環(huán)境變量后跳過后面的步驟,繼續(xù)。

4.編譯和測試OpenCL工程:

1)。 編譯OpenCL工程:

在命令行里面運行cd C:altera13.1hldoard erasic estsoardtest進入工程文件夾,運行aoc boardtest.cl --sw-dimm-partition開始編譯,編譯時間大約1個小時,最終產(chǎn)生的boardtest.aocx里面包含了sof文件,可以給開發(fā)板編程進去。

2)。 測試OpenCL工程(通過開發(fā)板):

在命令行里面運行 cd C:altera13.1hldoard erasic estslank,運行aocl program boardtest.aocx,如果開發(fā)板已經(jīng)安裝連接好,aocx里面的sof文件會通過PCI-E接口下載,并且會返回成功的信息,如果開發(fā)板不存在或者沒有安裝連接好,會自動解壓縮出reprogram_temp.sof,用戶可以通過USB下載電纜去下載。

提示:沒有開發(fā)板的客戶可以跳過上面的步驟,直接編譯下面不需要開發(fā)板的例子,有開發(fā)板的客戶可以直接到第五步:

下面完全脫離真實的開發(fā)板來運行Cytech_C5SOC.zip:

2aec8c5e-f92d-11ee-a297-92fbcf53809c.png

設置“虛擬”板的環(huán)境變量(替換原來的環(huán)境變量):

變量和值如下:

AOCL_BOARD_PACKAGE_ROOT和 C:altera13.1hldoardCytech_C5SOC

參考下圖:

2af3eb2a-f92d-11ee-a297-92fbcf53809c.png

解壓縮Cytech_C5SOC.zip里面的內(nèi)容到C:altera13.1hldoard(也可以是其它文件夾),把例子exm_opencl_hello_world_windows64.zip里面的hello_world.cl也復制到這個文件夾下,在命令行里面運行cd C:altera13.1hldoard,運行aoc hello_world.cl開始編譯。----因為Cyclone V SOC的5CSXFC6容量比Stratix V的5SGSMD5小幾倍,所以編譯時間只有20分鐘左右,最終產(chǎn)生的hello_world.aocx里面包含了sof文件,同時也產(chǎn)生了轉(zhuǎn)換后的.V源碼和整個編譯后的Quartus II完整工程,包括大量的底層配套的各種IP源碼。

再演示3個不同的例子,分別是vector_add、matrix_mult和FFT,也是完全脫離真實的開發(fā)板來運行:

2b0422e2-f92d-11ee-a297-92fbcf53809c.png

2b12d526-f92d-11ee-a297-92fbcf53809c.png

2b199de8-f92d-11ee-a297-92fbcf53809c.png

不改變上面“虛擬”板的環(huán)境變量,目的是繼續(xù)使用Cyclone V SOC的5CSXFC6,可以產(chǎn)生為這個系列優(yōu)化的源碼。

分別解壓縮3個zip例子到C:altera13.1hldoard(也可以是其它目錄),然后分別在在命令行里面:

1.運行cd C:altera13.1hldoardvector_adddevice,然后運行aoc vectorAdd.cl開始編譯。

2.運行cd C:altera13.1hldoardmatrix_multdevice,然后運行aoc matrix_mult.cl開始編譯。

3.運行cd C:altera13.1hldoardfft1ddevice,然后運行aoc fft1d.cl開始編譯。

3個例子之間沒有任何聯(lián)系,可以單獨運行,如果你的PC內(nèi)存足夠大,可以一起運行。

在產(chǎn)生的不同Quartus II工程中,可以找到matrix_mult.v、vectorAdd.v和fft1d.v這些轉(zhuǎn)換出的源碼。特別注意的是,這些最終的源碼是acl_kernel_interface接口,這種接口比較簡單,和FIFO差不多,只不過多了幾個啟動結(jié)束控制線,如start,valid等等。

備注:大家可以把這些源碼復制到自己的工程中和自己寫的其它邏輯模塊連接起來即可。如果想產(chǎn)生基于Stratix V器件優(yōu)化的源碼,可以在環(huán)境變量的路徑中把臺灣友晶的DE5-Net開發(fā)板作為虛擬板(也就是恢復第三步的環(huán)境變量),然后編譯cl文件即可。

5.編譯Host程序:

啟動Visual Studio 2012,點擊“文件打開項目”,選擇C:altera13.1hldoard erasic estsoardtesthostoardtest.sln(或者直接在硬盤上雙擊這個sln文件,VS 2012會自動完成上述步驟),然后點擊“生成生成解決方案”,最后在……h(huán)ostx64Release下產(chǎn)生了boardtest.exe,不過這個exe不能運行,因為缺少幾個dll文件,把C:altera13.1hldwindows64in下的所有的6個dll文件復制過來,和這個exe放在同一個文件夾下就可以運行了。

備注:沒有開發(fā)板的客戶可以跳過上面這個步驟。

6.查看結(jié)果:

把第四步產(chǎn)生的aocx文件下載到開發(fā)板,成功后會返回信息,然后運行第五步產(chǎn)生的exe即可在PC屏幕上看到開發(fā)板返回的最終結(jié)果。

備注:沒有開發(fā)板的客戶可以跳過上面這個步驟。

沒有開發(fā)板的客戶只需要走1、2、4步即可。

參考資料、例子和其它:

1.參考資料:http://www.altera.com.cn/product 。.. l/opencl-index.html

網(wǎng)頁最下面3個入門文檔:

面向OpenCL的Altera SDK開始設計:aocl_getting_started.pdf

面向OpenCL的Altera SDK編程指南:aocl_programming_guide.pdf

面向OpenCL的Altera SDK優(yōu)化指南:aocl_optimization_guide.pdf

其中13.1版本對應的aocl_getting_started.pdf第8頁是錯的,PATH應該是C:altera13.1hldwindows64in,14.0里面改正了。

2.Altera目前有13個OpenCL的例子在http://www.altera.com.cn/support/examples/opencl/opencl.html 里面,上面第4步用到的exm_opencl_hello_world_windows64.zip例子就來自于這個網(wǎng)頁。

3.Cl文件是OpenCL的源碼文件,aocx是cl文件編譯后的編程文件,里面包括sof文件。PC機那邊的Host軟件不是必需的,做host軟件僅僅是為了和開發(fā)板通信來獲取開發(fā)板運行openCL的信息。沒有開發(fā)板的用戶只要寫一個cl文件然后自己建立一個Quartus II工程就可以編譯了,最后產(chǎn)生了轉(zhuǎn)換后的.V源碼和整個編譯后的Quartus II完整工程,包括大量的底層配套的各種IP源碼。

4.因為事先設置了環(huán)境變量的緣故,所以cl文件放到任何路徑下都可以編譯,編譯后會在cl文件所在的文件夾里面產(chǎn)生完整的Quartus II整個工程,里面就有轉(zhuǎn)換后的.v文件。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22406

    瀏覽量

    636073
  • 編譯器
    +關(guān)注

    關(guān)注

    1

    文章

    1672

    瀏覽量

    51577
  • OpenCL
    +關(guān)注

    關(guān)注

    2

    文章

    48

    瀏覽量

    34410

原文標題:Intel altera opencl 入門

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Altera攜手合作伙伴共建FPGA創(chuàng)新未來

    2025 年初,全球 FPGA 創(chuàng)新領(lǐng)導者 Altera 正式啟動了 “Altera 解決方案合作伙伴加速計劃”,旨在強大的生態(tài)系統(tǒng)支持下,助力企業(yè)打破壁壘,提速創(chuàng)新引擎,加快產(chǎn)品上市并高效拓展業(yè)務。
    的頭像 發(fā)表于 12-19 09:41 ?1904次閱讀

    Altera CEO Raghib Hussain首次訪華圓滿落幕

    近日,Altera 首席執(zhí)行官 (CEO) Raghib Hussain 一行蒞臨中國,開啟上任后的首次訪華之旅。作為全球最大專注于 FPGA 的解決方案提供商,Altera 始終將中國視為公司全球戰(zhàn)略的重要組成部分。
    的頭像 發(fā)表于 11-10 16:40 ?600次閱讀

    Altera全新推出MAX 10 FPGA封裝新選擇

    Altera 全新推出 MAX 10 FPGA 封裝新選擇,采用可變間距球柵陣列 (VPBGA) 技術(shù)并已開始批量出貨,可為空間受限及 I/O 密集型應用的設計人員帶來關(guān)鍵技術(shù)優(yōu)勢。
    的頭像 發(fā)表于 11-10 16:38 ?1836次閱讀
    <b class='flag-5'>Altera</b>全新推出MAX 10 FPGA封裝新選擇

    Altera任命Sandeep Nayyar為首席財務官

    近日,全球最大專注于 FPGA 的解決方案提供商——Altera 宣布,任命 Sandeep Nayyar 為公司首席財務官。
    的頭像 發(fā)表于 10-14 10:27 ?731次閱讀

    60倍速率提升!Altera 全線Agilex?FPGA量產(chǎn),加速AI和5G產(chǎn)品上市

    9月26日,在Altera中國媒體溝通會上,Altera業(yè)務管理負責人Venkat Yadavalli宣布,Agilex 3各個系列的產(chǎn)品已經(jīng)全面量產(chǎn)了,Agilex 7全部的系列,包括F、I、M
    的頭像 發(fā)表于 10-14 09:32 ?1.4w次閱讀
    60倍速率提升!<b class='flag-5'>Altera</b> 全線Agilex?FPGA量產(chǎn),加速AI和5G產(chǎn)品上市

    Altera進一步擴展 Agilex? FPGA 產(chǎn)品組合,全面提升開發(fā)體驗

    Altera 首席執(zhí)行官 Raghib Hussain 表示:“現(xiàn)階段,Altera 專注于 FPGA 解決方案的運營與發(fā)展,使我們能夠以更快的速度、更高的敏捷性推動創(chuàng)新,更緊密地與客戶互動,并快速
    發(fā)表于 10-13 11:08 ?1426次閱讀
    <b class='flag-5'>Altera</b>進一步擴展 Agilex? FPGA 產(chǎn)品組合,全面提升開發(fā)體驗

    銀湖資本完成對Altera 51%股權(quán)的收購

    今天,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 宣布,全球技術(shù)投資巨頭銀湖資本(Silver Lake)已完成對 Altera 51% 股權(quán)的收購,該股權(quán)原由英特爾公司持有。同時,英特爾將保留 Altera 49% 的股權(quán),
    的頭像 發(fā)表于 09-24 16:51 ?3635次閱讀

    使用Altera SoC FPGA提升AI信道估計效率

    開銷急劇擴大,導致上行帶寬的利用率出現(xiàn)瓶頸。 ? 為應對這一挑戰(zhàn),Altera 正依托?Agilex SoC FPGA,提供由 AI 驅(qū)動的 CSI 壓縮解決方案。結(jié)合 Altera 的?FPGA
    的頭像 發(fā)表于 08-26 16:27 ?3621次閱讀

    Altera Agilex? 3 FPGA和SoC FPGA

    Altera Agilex? 3 FPGA和SoC FPGA Altera/Intel Agilex? 3 FPGA和SoC FPGA使創(chuàng)新者能夠?qū)⒊杀緝?yōu)化的設計提升到更高的性能水平。Agilex
    的頭像 發(fā)表于 08-06 11:41 ?4102次閱讀
    <b class='flag-5'>Altera</b> Agilex? 3 FPGA和SoC FPGA

    Altera Agilex 3 FPGA和SoC產(chǎn)品介紹

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影響性能的前提下顯著提高成本效益。其通過出色的 Hyperflex FPGA 架構(gòu)、先進的收發(fā)器技術(shù)、更高的集成度和更強大的安全
    的頭像 發(fā)表于 06-03 16:40 ?1577次閱讀
    <b class='flag-5'>Altera</b> Agilex 3 FPGA和SoC產(chǎn)品介紹

    Intel-Altera FPGA:通信行業(yè)的加速引擎,開啟高速互聯(lián)新時代

    Intel-Altera FPGA 是英特爾通過收購Altera公司后獲得的可編程邏輯器件(FPGA)業(yè)務,現(xiàn)以獨立子公司形式運營,并由私募股權(quán)公司Silver Lake控股51%股權(quán)。一、歷史沿革
    發(fā)表于 04-25 10:19

    Altera大學成立,助力FPGA教學發(fā)展與人才培養(yǎng)

    近日,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 宣布成立 Altera 大學,旨在以高效、便捷的方式助力 FPGA 教學發(fā)展與人才培養(yǎng)。Altera 大學為高校教授、科研人員和廣大學子提供精心設計的課程、豐富的軟件工具和可編
    的頭像 發(fā)表于 04-19 11:26 ?1165次閱讀

    英特爾向銀湖資本出售Altera 51%股份

    英特爾公司宣布已達成最終協(xié)議,將旗下 Altera 業(yè)務 51% 的股份出售給全球技術(shù)投資巨頭銀湖資本(Silver Lake)。
    的頭像 發(fā)表于 04-19 11:19 ?1160次閱讀

    Altera發(fā)布最新FPGA產(chǎn)品和開發(fā)工具套件

    在 2025 國際嵌入式展(Embedded World 2025)上,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導者 Altera 發(fā)布了專為嵌入式開發(fā)者打造的最新可編程解決方案,以進一步突破智能邊緣領(lǐng)域的創(chuàng)新
    的頭像 發(fā)表于 03-12 09:47 ?2576次閱讀

    如何下載GPG-PUB-KEY-INTEL-OPENVINO-2021?

    執(zhí)行命令以從公司網(wǎng)絡下載 GPG-PUB-KEY-INTEL-OPENVINO-2021: $ wget --no-check-certificate https
    發(fā)表于 03-05 08:06