氮化鎵(GaN)功率器件以離散形式已在電源充電器的應用領(lǐng)域得到廣泛采用。在電源轉(zhuǎn)換應用中，GaN高遷移率電子晶體管(HEMT)的諸多材料和器件優(yōu)勢也推動了它在多樣化應用中的電源轉(zhuǎn)換使用，例如數(shù)據(jù)中心、可再生能源和電動汽車。在本文中，我們將探討創(chuàng)建GaN功率集成電路(ICs)的一些優(yōu)勢和挑戰(zhàn)。

01

創(chuàng)造GaN功率IC的動機

基于硅的功率管理集成電路(PMICs)被廣泛使用。許多晶圓廠現(xiàn)在提供先進的雙極型CMOS-DMOS(BCD)集成工藝技術(shù)，它們包含最小門長約為90納米或更小的CMOS低壓器件和額定超過600V的DMOS器件。在這些工藝節(jié)點上，可實現(xiàn)超過125千門/mm2的高門密度。

集成允許在單一芯片中進行故障監(jiān)控、門驅(qū)動和閉環(huán)控制與精確模擬電路。出色的器件匹配、廣泛的無源器件(電阻器、電容器和電感器)可用性、基于非揮發(fā)性存儲器的微調(diào)、高工藝產(chǎn)量以及成熟的PDK(工藝設(shè)計工具包)連同統(tǒng)計和極值模型，都有助于這些基于硅的PMICs在包括汽車在內(nèi)的許多應用中的開發(fā)和使用。

GaN在電源轉(zhuǎn)換方面相對于硅提供了許多優(yōu)勢。低導通和切換損耗以及在高切換頻率下運行的能力帶來了系統(tǒng)層面在電源轉(zhuǎn)換效率、改善的功率密度和更簡單的轉(zhuǎn)換器拓撲上的優(yōu)勢。

圖1展示了一個例子。在這里，比較了在BCD工藝中使用的650V硅LDMOS器件、600V超結(jié)CoolMOS器件和650V GaN HEMT器件的特定開啟電阻。圖1中方塊的面積表示大約可以轉(zhuǎn)換為DMOS部分的硅BCD芯片的等效芯片面積改進，如果它被GaN替換的話。

GaN HEMT作為一種橫向器件，也是器件集成的自然候選者。目標是利用GaN的許多優(yōu)勢，把它們應用到集成電路上，而采用硅BCD所達到的集成水平和性能則提供了一個激勵指標。一個可能從這種單片GaN集成中受益的應用實例是用于多化學性(例如，結(jié)合LFP和NMC)電動汽車電池包(MCB)的七級飛行電容多級轉(zhuǎn)換器1。在這項工作中創(chuàng)建的400至150V直流轉(zhuǎn)換器原型采用了基于差分功率處理的閉環(huán)控制來優(yōu)化MCB電池組內(nèi)的電力組合。

02

GaN IC集成的挑戰(zhàn)為創(chuàng)建GaN功率IC，需要克服許多障礙，包括以下幾點：

增強模式(e-mode)HEMT的典型閾值電壓(Vth)為1.7V，最大柵極電壓(Vgs)額定值為6-7V。這導致了器件柵極的噪聲和過驅(qū)動裕度上的限制。盡管瞬態(tài)漏極過壓額定值通常遠遠超過操作額定值，但單極性HEMT器件缺乏雪崩能力引發(fā)了關(guān)于器件未夾緊感應應力和短路魯棒性的問題。硅和碳化硅MOSFET通常具有更強的柵極過驅(qū)動額定值(最大Vgs約為20V)。更高的Vth使得更容易實現(xiàn)柵極驅(qū)動電路，這可能是單極性的(即，不需要負驅(qū)動來關(guān)閉器件)。e-mode HEMT的另一個特性是比硅和碳化硅MOSFETs有著更高的柵極漏電流(Igs)。這個高Igs，可以在Vgs為5V時達到1μA/mm的量級，對許多需要采樣和保持功能的模擬電路的性能產(chǎn)生負面影響。

與 Si CMOS 相比，缺乏可行的 PMOS HEMT 器件使 GaN 功率 IC 集成處于很大的劣勢。低泄漏 CMOS 允許以較小的柵極長度實現(xiàn)高水平的低壓邏輯集成?？梢詣?chuàng)建基于使用增強模式 HEMT 的電阻晶體管邏輯 (RTL) 或使用增強模式和常開耗盡模式 (d 模式) HEMT 的直接耦合 FET 邏輯 (DCFL) 的邏輯電路。然而，它們的泄漏比 CMOS 邏輯高得多。

GaN HEMT 的光刻水平比當前 Si BCD 工藝流程中低壓 CMOS 的光刻水平落后約 20 年(約 1 μm 與 90 nm)。這使得邏輯和控制電路變得更大，并在一定程度上抵消了集成芯片高壓部分的尺寸優(yōu)勢。

創(chuàng)建復雜 IC 所需的 PDK/建?；A(chǔ)設(shè)施在 GaN 電源設(shè)計生態(tài)系統(tǒng)中仍處于起步階段。

缺乏高比電阻集成電阻器也會導致尺寸劣勢。電阻器采用相對低電阻率的二維電子氣 (2DEG) GaN HEMT 通道。

工藝穩(wěn)定性和匹配是人們關(guān)心的問題，特別是對于電流鏡和感測電路等縮放電路。Si BCD 在優(yōu)化設(shè)計和工藝流程方面擁有數(shù)十年的經(jīng)驗，可實現(xiàn)出色的均勻性和可重復性，讓設(shè)計人員的工作更加輕松。

產(chǎn)量和成本是 GaN 落后的重要指標。這些是大規(guī)模制造的關(guān)鍵。硅基氮化鎵 (GaN-on-Si) 工藝流程的質(zhì)量得到了顯著提高，并且 8 英寸制造量不斷增加，這可以降低成本并加快學習周期。

03

可以進行許多級別的集成，本質(zhì)上是在增加的特性和功能與流程和集成復雜性之間進行權(quán)衡。圖 2 描繪了顯示這些不同級別的圖表：

0 級和 1 級集成了電平轉(zhuǎn)換和柵極驅(qū)動?？梢詫崿F(xiàn)較低的柵極和功率環(huán)路電感，從而提高開關(guān)性能。

2 級增加了電流、電壓和溫度的片上感測。這增加了對故障情況的動態(tài)響應和魯棒性。

3 級和 4 級將全閉環(huán)控制與 PWM 生成和先進的健康狀態(tài)診斷集成在一起。

Level 1和Level 2已被一些功率GaN制造商采用，而Level 3和Level 4大多處于研發(fā)階段。

04

GaN IC集成方法和實例

圖 3 描述了功率 GaN IC 集成的兩種方法。GaN-A(左)基于用于分立功率 GaN 器件的標準 GaN-on-Si HEMT 工藝流程。e-HEMT 和 d-HEMT 以及 2DEG 電阻器和金屬-絕緣體-金屬電容器的組合允許 DCFL 邏輯與高壓 e-HEMT 器件集成。GaN-B(右)采用 GaN-on-SOI 工藝流程。GaN 器件和 Si 襯底之間以及器件之間使用溝槽隔離實現(xiàn)隔離。RTL 可與類似于 GaN-A 流程創(chuàng)建的增強型 HEMT 邏輯器件、電阻器和電容器以及高壓增強型 GaN 器件集成。

圖 4 描述了這些集成方法與采用 CMOS 的 Si BCD 相比的一些邏輯功耗缺點。比較了 GaN-A DCFL 與 GaN-B RTL 和 CMOS 之間的環(huán)形振蕩器性能。GaN-A 和 GaN-B 流程在不同的代工廠運行。雖然 GaN-A 和 GaN-B 逆變器的設(shè)計目標是相同的柵極延遲，但 DCFL 低側(cè) e-HEMT 寬度比 RTL 電路大 3 倍以上，導致功耗相對較高。對于類似的柵極延遲，這兩種 GaN 電路的功率/級消耗至少比 CMOS 高一個數(shù)量級。

多倫多大學 Trescases 團隊實現(xiàn)的 GaN IC 集成的一個有趣例子是過流檢測電路與功率 HEMT 的集成。2該電路使用 SenseHEMT 進行電流感應、基于圖騰柱的柵極驅(qū)動器和一組邏輯電路來實現(xiàn)閉環(huán)過流保護 (OCP)。OCP 等故障檢測對于過壓和過流容限較差的快速開關(guān) GaN 器件至關(guān)重要。雖然這種集成也可以通過與 Si BCD 芯片共同封裝的兩芯片方法來完成，但單片集成有助于縮短保護響應時間。同時，還實現(xiàn)了面積效率以及更簡單的裝配過程。

該 OCP 電路(如圖 5 所示)是在 200V SOI 上 GaN 工藝上實現(xiàn)的。它具有可調(diào)節(jié)電流限制和可編程消隱時間。

單脈沖鉗位電感開關(guān)測試的測量波形如圖 6 所示。響應時間為 33 ns。這是 GaN 功率器件實現(xiàn)的最快 OCP 電路響應時間之一。

GaN 集成面臨多項挑戰(zhàn)。當前的集成水平可能受到多種因素的限制，例如泄漏、工藝穩(wěn)定性、成本、產(chǎn)量以及缺乏完全開發(fā)的 PDK/建模生態(tài)系統(tǒng)。目前光刻水平遠高于Si CMOS。有助于加速 GaN PMIC 開發(fā)的關(guān)鍵突破包括創(chuàng)建可行的 PMOS 器件和更高比電阻的電阻器。如圖 7 所示，預計 1 級集成將成為數(shù)據(jù)中心和電動汽車等約 10 kW 或更高功率級別應用的主流。隨著工藝穩(wěn)定性和產(chǎn)量的提高，2 級和 3 級集成將在低于 1 kW 的范圍內(nèi)得到更多采用，這對于電源適配器非常有用。

以上就是關(guān)于氮化鎵(GaN)功率集成電路(IC)開發(fā)的優(yōu)勢與挑戰(zhàn)的所有內(nèi)容，看完之后想必你對氮化鎵(GaN)功率IC已經(jīng)有了大致的了解，浮思特科技專注在新能源汽車、電力新能源、家用電器、觸控顯示，4大領(lǐng)域，為客戶提供功率IC產(chǎn)品選型采購的一站式服務(wù)，是一家擁有核心技術(shù)的電子元器件供應商和解決方案商。