在高性能計算（HPC）、大數(shù)據(jù)和人工智能/機器學習（AI/ML）領域占據(jù)主導地位的今天，計數(shù)系統(tǒng)成為了熱議的焦點。盡管傳統(tǒng)上各種計算環(huán)境常采用浮點數(shù)進行運算，但由于Posit在HPC應用中提供了更高的精度，它逐漸受到開發(fā)者的青睞。

位于“印度硅谷”的初創(chuàng)公司CalligoTech，專注于開發(fā)針對HPC、大數(shù)據(jù)和AI/ML的產(chǎn)品和解決方案，推動了Posit算法在硬件和軟件領域的商業(yè)化。該公司最近推出的加速器TUNGA采用了基于Unum的新一代算術技術，并且是首款應用Posit的多核RISC-V處理器。借助新思科技的數(shù)字設計系列，CalligoTech成功完成了這款處理器的流片工作，并正在致力于交付更高能效的CPU。

對于我們這樣的初創(chuàng)公司來說，完整的數(shù)字設計流程和強有力的支持對我們的成功至關重要。新思科技在這兩方面都給予了積極響應，并提供了經(jīng)過代工廠驗證的簽核工具，幫助我們順利完成流片。

為什么Posit如此受關注？

浮點數(shù)是計算機編程中實數(shù)的數(shù)字表示，無論實數(shù)大小，都可以用浮點數(shù)表示。其中，小數(shù)點可以在數(shù)字之間“浮動”，從而使得計算更加靈活、結果更加準確。浮點數(shù)于20世紀中葉首次引入，自現(xiàn)代計算早期以來一直沿用至今。IEEE浮點運算標準于1985年首次發(fā)布。浮點數(shù)非常適合一般計算任務，例如圖形、聲音處理和大多數(shù)軟件應用。

HPC的興起對更準確的計數(shù)類型提出了需求。于是，Posit應運而生。Posit以數(shù)學家John Gustafson博士引入的通用數(shù)Unum為基礎，是Unum的硬件友好版本。與傳統(tǒng)的浮點數(shù)相比，Posit可以處理更大范圍的數(shù)字并提供更高精度的計算，這對于HPC應用來說尤為重要。在HPC應用中，超級計算機需要實時處理繁重的工作負載，因此需要更為準確的計算結果。而且，提高性能并降低功耗是邁向節(jié)能CPU的第一步。

CalligoTech成立于2012年，早期致力于開發(fā)基于軟件和硬件的加速器，2018年開始專注于硬件解決方案，并于同年開始與新思科技開展合作。從2021年開始，CalligoTech的團隊開始致力于將其RISC-V加速器設計轉化為具體的芯片。該加速器包含一個協(xié)處理器，將根據(jù)與RISC-V處理器集成的Posit計數(shù)系統(tǒng)執(zhí)行計算。Posit處理器能夠以更少的位數(shù)生成準確的結果，相當于以更低的功耗實現(xiàn)更高的處理速度，從而形成一個高能效且計算準確的CPU內(nèi)核，CalligoTech將這種結合了RISC-V架構和Posit技術的處理器核心命名為“CRISP內(nèi)核”。與傳統(tǒng)方案相比，該加速器僅需較低功耗和內(nèi)存提供更準確的結果，因此非常適合人工智能和其他HPC應用，例如基因組學、石油和天然氣仿真、金融、半導體設計、天氣建模和醫(yī)療衛(wèi)生等。

在傳統(tǒng)的浮點系統(tǒng)中，對數(shù)字進行四舍五入可能會導致出現(xiàn)計算誤差，進而對HPC應用造成嚴重影響?；赑osit的計數(shù)系統(tǒng)能夠帶來更出色的計算性能和準確性。我們正在提供一種替代方案，可以為支持AI等計算密集型應用的下一代設計提供助力，有效降低風險。

150萬門級的完整芯片設計流程

CalligoTech率先生產(chǎn)出了基于Posit的商用多核RISC-V加速器芯片。回想設計之初，該公司首先需要選擇代工廠和適合的工藝設計套件（PDK）庫。PDK庫的選擇會顯著影響芯片的功耗、性能和面積（PPA）以及成本，是一個非常關鍵的決策，需要清晰地了解項目的各方面內(nèi)容，包括技術節(jié)點、設計約束、制造工藝以及與電子設計自動化（EDA）工具的兼容性。

經(jīng)過綜合評估，CalligoTech最終決定使用新思科技數(shù)字設計系列來支持其RTL到簽核流程。在此過程中，新思科技的技術專家與其團隊緊密協(xié)作，幫助建立PDK庫，并為RTL到簽核流程提供PPA優(yōu)化方案，最終助其實現(xiàn)了PPA目標。不僅如此，新思科技還通過密切合作，幫助該團隊中原本習慣使用其他競品流程的開發(fā)者在短時間內(nèi)熟練掌握了新思科技的設計流程。

新思科技團隊讓我們對IC Compiler II布局布線解決方案充滿了信心，相信其完全可以處理我們設計的所有150萬門級。這些數(shù)字設計工具的穩(wěn)定性以及高效的設計流程，結合新思科技團隊的專業(yè)支持，我們的四名開發(fā)者才得以在緊迫時間節(jié)點內(nèi)順利完成了項目。

CalligoTech將繼續(xù)構建基于Posit的加速器技術，其團隊未來計劃將新思科技接口IP和內(nèi)存IP集成到下一代器件中。