91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Fidus Sidewinder-100集成PCIe NVMe 控制系統(tǒng),有效應(yīng)對FPGA硬件設(shè)計(jì)

YCqV_FPGA_EETre ? 來源:未知 ? 作者:佚名 ? 2017-10-23 11:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

背景

之前在一個ASCI開發(fā)項(xiàng)目中有小小接觸過一些新思科技的一個NVMe控制器,代碼量尚可,只是由于速度及其他原因的考慮,整個部分的設(shè)計(jì)其實(shí)有時候還是比較難以考量的,而且由于流片成本及IP購買成本的問題,當(dāng)時就想像如果在一款FPGA中可以直接實(shí)現(xiàn)這樣一款高性能的PCIe NVMe控制器或許會對整個性能的把握會更好一些,而下面的Fidus Sidewinder-100系統(tǒng)就是一個集成的PCIe NVMe 控制系統(tǒng)。

Fidus Sidewinder-100 PCIe NVMe Storage Controller:

Fidus系統(tǒng)是基于Sidewinder-100 PCIe NVMe存儲控制器設(shè)計(jì)實(shí)現(xiàn)的,而這個控制器在一個Xilinx Zynq UltraScale+ MPSoC ZU19EG 上實(shí)現(xiàn),之所以選擇這款芯片來實(shí)現(xiàn)有很多考量,不過最重要的是因?yàn)镻CIe Gen3/4 能力:高速,且板卡的兩個100Gbps QSFP 光纖網(wǎng)絡(luò)槽可以實(shí)現(xiàn)防彈并行轉(zhuǎn)換;另外還可以利用Xilinx可編程器件內(nèi)部巨大的I/O靈活性來實(shí)現(xiàn)DDR SDRAM控制器,并驅(qū)動兩個SFF-8643 Mini SAS連接器(用于片外SSDs等);并且,芯片上集成了六個ARM處理器核,可以提供強(qiáng)大的處理能力(四個64bitARM Cortex-A53 MPcore 處理器和兩個32bit的ARM Cortex-R5 Mpcore處理器);Xilinx UltraScale架構(gòu)還提供大量的片上可編程邏輯單元。正是由于Zynq UltraScale+ MPSoc系列用于這么多的features,才使得實(shí)現(xiàn)一個高性能NVMe 控制器成為可能并變得容易,正像Sidewinder-100系統(tǒng)一樣,用戶可以基于此板卡實(shí)現(xiàn)大量的各種類型的任何可以想到的硬件設(shè)計(jì)。

Sidewinder-100系統(tǒng)通過SCSI和SAS存儲陣列獲得了具有較強(qiáng)市場競爭力的性能優(yōu)勢,同時它還通過Fabrics技術(shù)實(shí)現(xiàn)了NVMe, 從而大大減少了存儲傳輸時的延遲。從下圖的板卡上可以看出,板卡上還集成了兩個M.2連接器,可以用于連接NVMe SSD卡。此外,可以通過Zynq UltraScale+ MPSoC的PS(處理系統(tǒng))和PL(可編程邏輯)部分分別連接到兩個到DDR4 SO-DIMM端。這種分開連接實(shí)現(xiàn)了兩種不同速率的DDR4 SO-DIMM,連接到PS上的DDR4 SO-DIMM操作速率為1866M每秒,而連接在PL部分的DDR4 SO-DIMM傳輸速率可以達(dá)到每秒2133M。

當(dāng)然,正是利用了Sidewinder-100的這些優(yōu)點(diǎn)才實(shí)現(xiàn)了一個強(qiáng)大的PCIe Gen4開發(fā)平臺,如下圖所示:

圖1:Fidus Sidewinder-100 PCIe NVMe Storage Controller

不過,由于Fidus其實(shí)是一個設(shè)計(jì)house,在最開始,也考慮到Sidewinder-100 PCIe NVMe存儲控制器的應(yīng)用,它還是可以用于實(shí)現(xiàn)一些通用目標(biāo)設(shè)計(jì)的。當(dāng)然了,最重要的是此板卡為實(shí)現(xiàn)任何高性能PCIe Gen3或Gen4開發(fā)設(shè)計(jì)提供了強(qiáng)大的平臺,此外,在利用此平臺進(jìn)行開發(fā)時遇到任何問題,都可以通過Fidus獲得一些幫助。(特別提示:Siderwinder-100 PCIe NVMe存儲控制器的PCIe電源和回路適配器是在板卡的背面):

圖2:Fidus PCIe Power and Loopback Adapter

另外,考慮到Gen4母板還是比較缺乏的,所以當(dāng)你沒有一個母板的時候,剛好可以通過這個連接口插一個PCIe卡到板卡上。而且這個適配器看起來它應(yīng)該是比一個能量緊缺的母板的功耗要小很多,而且只需要將這個適配器看作一個簡單的DC電源連接器來操作就好。

總結(jié)

隨著Xilinx FPGA技術(shù)的不斷增強(qiáng),之前一些設(shè)計(jì)難題或者功耗難題已經(jīng)在慢慢的解決,而隨著這些困難的消除,F(xiàn)PGA的設(shè)計(jì)領(lǐng)域也越來越廣泛,相信在未來,Xilinx 的FPGA會給我們帶來更多驚喜。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22429

    瀏覽量

    637019
  • fidus
    +關(guān)注

    關(guān)注

    0

    文章

    1

    瀏覽量

    1533

原文標(biāo)題:Sidewinder-100 PCIe NVMe Controller的秘密武器

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    CPU,NVMe AXI4 Host Controller IP自動執(zhí)行對PCIe SSD的PCIe設(shè)備枚舉和配置、NVMe控制器識別和初始
    發(fā)表于 11-14 22:40

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)43:如何上板驗(yàn)證?

    Virtex-7 FPGA Gen3 PCIE 集成塊和 UltraScale+ Gen4 PCIE集成塊, 為證明 NoP 邏輯加速引擎
    發(fā)表于 10-30 18:10

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)33:初始化功能驗(yàn)證與分析

    PCIe 初始化狀態(tài), 3 對應(yīng) NVMe 初始化狀態(tài), 4 對應(yīng)初始化錯誤狀態(tài), 5 對應(yīng)初始化完成狀態(tài)。 圖1 系統(tǒng)初始化控制和狀態(tài)轉(zhuǎn)移仿真波形 復(fù)位釋放后, 在延時 20ms
    發(fā)表于 10-08 08:02

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺

    數(shù)據(jù)總線;NVMe系統(tǒng)模型(NVMe Subsystem Model)是自主設(shè)計(jì)的用于模擬 PCIe 鏈路設(shè)備和 NVMe 設(shè)備的功能
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)17:PCIe加速模塊設(shè)計(jì)

    內(nèi)部信號做進(jìn)一步處理,如果需要應(yīng)答,將應(yīng)答事務(wù)通過axis完成方完成接口(axis_cc)發(fā)送給PCIE硬核。圖1 PCIe加速模塊系統(tǒng)框圖 PCIe加速模塊在
    發(fā)表于 08-07 18:57

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)之12:PCIe請求模塊設(shè)計(jì)(上)

    發(fā)送給下游設(shè)備,下游設(shè)備的反饋通過axis_rc接口以CPL或CPLD的形式傳回。門鈴寫請求由NVMe控制模塊發(fā)起,請求以PCIe存儲器寫請求TLP的格式從axis_rq接口交由PCIE
    發(fā)表于 08-03 22:00

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18:UVM驗(yàn)證平臺

    數(shù)據(jù)總線;NVMe系統(tǒng)模型(NVMe Subsystem Model)是自主設(shè)計(jì)的用于模擬 PCIe 鏈路設(shè)備和 NVMe 設(shè)備的功能
    發(fā)表于 07-31 16:39

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)之十:NVMe初始化狀態(tài)機(jī)設(shè)計(jì)

    在完成PCIe配置初始化后,PCIe總線域的地址空間都分配完畢,可以執(zhí)行傳出存儲讀寫TLP,系統(tǒng)初始化進(jìn)入NVMe配置初始化。NVMe配置初
    發(fā)表于 07-05 22:03

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)之七:系統(tǒng)初始化

    路訓(xùn)練由 PCIE 集成塊實(shí)現(xiàn), 初始化模塊根據(jù)鏈路訓(xùn)練完成信號和初始化啟動信號來執(zhí)行 PCIe 初始化和NVMe 初始化。 圖1 系統(tǒng)初始
    發(fā)表于 07-04 09:14

    NVMe IP高速傳輸卻不依賴XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    。 在該IP內(nèi)部, 根據(jù)功能劃分為系統(tǒng)控制模塊、 初始化模塊、 NVMe 控制模塊、 PCIe 加速模塊、 PCIE
    的頭像 發(fā)表于 06-29 17:46 ?1066次閱讀
    <b class='flag-5'>NVMe</b> IP高速傳輸卻不依賴XDMA設(shè)計(jì)之三:<b class='flag-5'>系統(tǒng)</b>架構(gòu)

    NVMe IP高速傳輸卻不依賴便利的XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    更好地滿足特定的應(yīng)用需求。 初始化模塊負(fù)責(zé)控制系統(tǒng)的初始化流程, 其中包括 PCIe 初始化和 NVMe 初始化兩個主要步驟。 在系統(tǒng)上電復(fù)位后, 首先由
    發(fā)表于 06-29 17:42

    NVMe協(xié)議研究掃盲

    電子科技大學(xué)的王琳琳基于Zynq完成了NVMe SSD的讀寫控制,通過在的PS端運(yùn)行Linux系統(tǒng),在PL端通過PCIe硬核IP連接NVMe
    發(fā)表于 06-02 23:28

    NVMe協(xié)議簡介2

    NVMe指令提交與完成機(jī)制 NVMe指令提交與完成機(jī)制是NVMe協(xié)議的核心,該機(jī)制制定了NVMe指令的交互流程和處理步驟。在基于PCIe
    發(fā)表于 05-15 23:15

    NVMe協(xié)議簡要分析

    和生產(chǎn)者之間的速率有關(guān)。 2NVMe分層結(jié)構(gòu) NVMe協(xié)議棧結(jié)構(gòu)分為應(yīng)用層和傳輸層兩個層次。在應(yīng)用層中實(shí)現(xiàn)NVMe命令生成、隊(duì)列管理和流程控制,而傳輸層則借助
    發(fā)表于 05-15 00:34

    NVME控制器設(shè)計(jì)1

    NVMe 控制模塊負(fù)責(zé)實(shí)現(xiàn)用戶請求事務(wù)與NVMe事務(wù)的轉(zhuǎn)換、 NVMe命令提交與完成機(jī)制、 PRP 尋址機(jī)制。 在 NVMe over
    發(fā)表于 04-24 09:45