2025年“第九屆全國(guó)大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽”(簡(jiǎn)稱(chēng)：集創(chuàng)賽)已戰(zhàn)鼓奏響!作為中國(guó)高等教育學(xué)會(huì)全國(guó)高校競(jìng)賽榜單唯一入榜集成電路專(zhuān)業(yè)賽事，集創(chuàng)賽以服務(wù)產(chǎn)業(yè)發(fā)展需求為導(dǎo)向，以提升集成電路產(chǎn)業(yè)人才培養(yǎng)質(zhì)量為目標(biāo)，打造產(chǎn)學(xué)研用協(xié)同創(chuàng)新平臺(tái)，將行業(yè)發(fā)展需求融入教學(xué)過(guò)程，提升在校大學(xué)生創(chuàng)新實(shí)踐能力、工程素質(zhì)以及團(tuán)隊(duì)協(xié)作精神，助力我國(guó)集成電路產(chǎn)業(yè)健康快速發(fā)展。

作為集創(chuàng)賽最熱門(mén)賽道之一，“紫光同創(chuàng)杯”正帶著全新的賽題，整裝待發(fā)，再啟新程!歡迎各高校師生加入我們，積極報(bào)名參加“紫光同創(chuàng)杯”賽道!相信，在這里，您將收獲豐碩的成果，遇見(jiàn)更多的精彩!

2025集創(chuàng)賽日程

請(qǐng)登陸2025集創(chuàng)賽官網(wǎng)報(bào)名：http://univ.ciciec.com/

2025紫光同創(chuàng)杯賽題

一、杯賽賽題：基于紫光同創(chuàng)FPGA的創(chuàng)新應(yīng)用系統(tǒng)

二、參賽組別：A組、B組

三、賽題背景

FPGA廣泛應(yīng)用在通信、工業(yè)控制、音視頻等多個(gè)領(lǐng)域，基于FPGA能實(shí)現(xiàn)多種功能，如：通信協(xié)議的編解碼、實(shí)時(shí)的采集與控制、音視頻數(shù)字信號(hào)處理等，本賽題要求基于紫光同創(chuàng)FPGA實(shí)現(xiàn)以下三個(gè)方向中的一個(gè)，體現(xiàn)FPGA并行處理的優(yōu)勢(shì)，具體方向及相關(guān)說(shuō)明見(jiàn)后文。

賽題方向一：基于紫光同創(chuàng)FPGA的機(jī)器人

1.技術(shù)背景：

機(jī)器人技術(shù)在工業(yè)制造、醫(yī)療、教育等領(lǐng)域發(fā)揮著重要作用，其關(guān)鍵技術(shù)包括實(shí)時(shí)運(yùn)動(dòng)控制、環(huán)境感知和智能交互。FPGA憑借高性能、低延遲的特點(diǎn)，可以顯著提升機(jī)器人系統(tǒng)的實(shí)時(shí)性和效率，如：在工業(yè)產(chǎn)線上實(shí)現(xiàn)多個(gè)機(jī)器人的低延遲高精度協(xié)同控制;手術(shù)機(jī)器人中實(shí)現(xiàn)高精度低延遲的柔性操作;內(nèi)窺鏡中圖像效果的實(shí)時(shí)增強(qiáng)及傳輸;無(wú)人機(jī)中的圖像傳輸?shù)取１举愵}鼓勵(lì)參賽者利用紫光同創(chuàng)FPGA為核心設(shè)計(jì)和實(shí)現(xiàn)一個(gè)機(jī)器人控制或感知系統(tǒng)。

2.賽題要求：

參賽者可根據(jù)興趣選擇實(shí)體機(jī)器人作為設(shè)計(jì)對(duì)象，要求充分體現(xiàn)FPGA處理的優(yōu)勢(shì)，或軟硬件協(xié)同的能力，鼓勵(lì)創(chuàng)新性和差異化設(shè)計(jì)，如：機(jī)器人、機(jī)器狗、機(jī)器小車(chē)、無(wú)人機(jī)、分揀機(jī)器、物流倉(cāng)儲(chǔ)機(jī)器人、柔性機(jī)器人、高精度低延遲工業(yè)機(jī)械臂等各類(lèi)呈現(xiàn)形態(tài)。

涵蓋機(jī)器人運(yùn)動(dòng)控制、環(huán)境感知等關(guān)鍵技術(shù)，同時(shí)考察FPGA的高性能并行計(jì)算能力。

任務(wù)設(shè)計(jì)貼近實(shí)際應(yīng)用場(chǎng)景，結(jié)果可廣泛應(yīng)用于工業(yè)自動(dòng)化等領(lǐng)域。

3.基礎(chǔ)任務(wù)

(1)機(jī)器人運(yùn)動(dòng)控制

實(shí)現(xiàn)一個(gè)基于FPGA的運(yùn)動(dòng)控制系統(tǒng)，可以控制機(jī)器人的簡(jiǎn)單動(dòng)作(如移動(dòng)、轉(zhuǎn)向、抓取等)。

設(shè)計(jì)PWM信號(hào)生成模塊，用于控制伺服電機(jī)或步進(jìn)電機(jī)，實(shí)現(xiàn)精準(zhǔn)的速度和位置控制。

(2)傳感器數(shù)據(jù)處理

使用FPGA采集和處理一個(gè)或多個(gè)傳感器的數(shù)據(jù)(如紅外、超聲波或IMU)，實(shí)現(xiàn)環(huán)境感知功能。

(3)人機(jī)交互接口

實(shí)現(xiàn)基本的人機(jī)交互功能，例如通過(guò)按鍵、觸摸屏或上位機(jī)控制機(jī)器人動(dòng)作，并實(shí)時(shí)展示機(jī)器人狀態(tài)信息。

4.進(jìn)階任務(wù)

(1)低延遲高精度反饋

能實(shí)現(xiàn)對(duì)環(huán)境的感知并作出反饋，如：如運(yùn)動(dòng)型機(jī)器人在高速運(yùn)動(dòng)時(shí)碰到障礙物能快速實(shí)現(xiàn)規(guī)避，并改變運(yùn)動(dòng)路線或調(diào)整運(yùn)動(dòng)姿態(tài);柔性抓取機(jī)器人能快速感知被抓取物反饋

的力度并進(jìn)行實(shí)時(shí)調(diào)整等，要求提供可量化的參數(shù)及闡述實(shí)現(xiàn)的原理：如感知的時(shí)間和反饋的時(shí)間及原理。

(2)感知與目標(biāo)識(shí)別

通過(guò)FPGA處理攝像頭采集的數(shù)據(jù)或激光雷達(dá)采集的數(shù)據(jù)，實(shí)現(xiàn)目標(biāo)物理特性的檢測(cè)或物體分類(lèi)功能(如顏色識(shí)別、形狀識(shí)別、路徑規(guī)劃、紅外檢測(cè)等)。

優(yōu)化系統(tǒng)感知模塊，使其在FPGA上運(yùn)行具有更低的時(shí)延。

(3)多機(jī)器人協(xié)作

設(shè)計(jì)一個(gè)通信協(xié)議，使多個(gè)機(jī)器人能夠通過(guò)有線或無(wú)線方式協(xié)作完成任務(wù)，例如共同移動(dòng)一個(gè)物體或共享環(huán)境信息。

考慮通信的實(shí)時(shí)性和可靠性，設(shè)計(jì)沖突檢測(cè)和協(xié)調(diào)機(jī)制。

提供機(jī)器人運(yùn)行狀態(tài)或和環(huán)境感知結(jié)果的直觀可視化工具。

5.評(píng)分標(biāo)準(zhǔn)

賽題方向二：基于紫光同創(chuàng)FPGA的遠(yuǎn)程實(shí)驗(yàn)室

1.賽題要求：

充分發(fā)揮創(chuàng)意，設(shè)計(jì)一套以紫光同創(chuàng)FPGA為核心的遠(yuǎn)程實(shí)驗(yàn)教學(xué)系統(tǒng)，要求該系統(tǒng)能完成數(shù)字電路的遠(yuǎn)程教學(xué)及實(shí)驗(yàn)?？刹捎密浻布f(xié)同的方式，該系統(tǒng)能完成基礎(chǔ)的數(shù)字電路教學(xué)，如流水燈、密碼鎖、VGA/HDMI圖像顯示、圖像處理、交通燈等，該實(shí)驗(yàn)系統(tǒng)能將實(shí)驗(yàn)數(shù)據(jù)進(jìn)行上傳，能進(jìn)行遠(yuǎn)程登錄及管理等。

2.基礎(chǔ)任務(wù)：

教學(xué)基礎(chǔ)項(xiàng)目的開(kāi)發(fā)：完成不低于5個(gè)數(shù)字電路基礎(chǔ)實(shí)驗(yàn)，如：流水燈、按鍵、視頻顯示等;

FPGA的遠(yuǎn)程下載及代碼固化：模擬JTAG，完成FPGA板卡的遠(yuǎn)程下載和固化;

3.進(jìn)階任務(wù)：

(1)教學(xué)高階項(xiàng)目的開(kāi)發(fā)

完成除5個(gè)基礎(chǔ)實(shí)驗(yàn)以外的更多高階實(shí)驗(yàn)內(nèi)容，并提供完善的代碼與文檔;

進(jìn)行遠(yuǎn)程調(diào)試，實(shí)時(shí)抓取波形。

(2)遠(yuǎn)程實(shí)驗(yàn)測(cè)試測(cè)量

設(shè)計(jì)示波器功能，能對(duì)遠(yuǎn)程實(shí)驗(yàn)系統(tǒng)控制的信號(hào)進(jìn)行實(shí)時(shí)采集與分析。

(3)數(shù)字孿生

遠(yuǎn)程虛擬產(chǎn)生測(cè)試激勵(lì)條件，并能和系統(tǒng)實(shí)際硬件一一對(duì)應(yīng)，如遠(yuǎn)程操作按鍵、撥碼開(kāi)關(guān)等，并能將產(chǎn)生得到的實(shí)驗(yàn)現(xiàn)象進(jìn)行回傳;

完成遠(yuǎn)程信號(hào)發(fā)生器功能，能遠(yuǎn)程控制信號(hào)發(fā)生器產(chǎn)生信號(hào)并將該信號(hào)作為激勵(lì)輸入到實(shí)驗(yàn)系統(tǒng);

通過(guò)遠(yuǎn)程攝像頭(如ip camera等)實(shí)時(shí)觀察實(shí)驗(yàn)系統(tǒng)運(yùn)行狀態(tài)，并能精準(zhǔn)自動(dòng)對(duì)焦觀察實(shí)驗(yàn)現(xiàn)象。

系統(tǒng)框圖如下：

注：

(1)PC可通過(guò)遠(yuǎn)程攝像頭觀察FPGA實(shí)驗(yàn)系統(tǒng)各模塊的運(yùn)行狀態(tài)，遠(yuǎn)程攝像頭可以通過(guò)MCU連接，也可以通過(guò)PC直連;

(2)FPGA的遠(yuǎn)程升級(jí)可采用內(nèi)嵌MCU實(shí)現(xiàn)或外掛MCU實(shí)現(xiàn)、亦可使用FPGA實(shí)現(xiàn);

(3)賽方提供JTAG升級(jí)的文檔說(shuō)明及參考的C語(yǔ)言代碼。

4.評(píng)分標(biāo)準(zhǔn)：

賽題方向三：基于紫光同創(chuàng)FPGA的 IP Core開(kāi)發(fā)

1.賽題要求：

要求采用紫光同創(chuàng)logos2系列的開(kāi)發(fā)板，并使用Serdes接口(PCIE或者光纖接口的一種或者多種)，實(shí)現(xiàn)基于Serdes的IP Core協(xié)議，要求該IP有相應(yīng)的產(chǎn)品形態(tài)及實(shí)際工程價(jià)值，諸如：JESD204B、CPRI、PCIE QDMA等，發(fā)揮創(chuàng)意、充分體現(xiàn)FPGA并行處理優(yōu)勢(shì)和紫光同創(chuàng)Serdes性能，優(yōu)先推薦具有工程實(shí)踐意義或具有創(chuàng)意的作品。

2.評(píng)分標(biāo)準(zhǔn)：

四、作品提交要求

方向一、方向二提交資料：

作品原理文檔、PPT說(shuō)明;

作品演示視頻;

配套源碼及說(shuō)明;

方向三提交資料：

提交IP Core核心代碼的原理文檔;

邏輯資源使用報(bào)告及橫向?qū)Ρ任臋n;

提供兼容性測(cè)試報(bào)告;

作品功能及兼容性演示視頻;

配套IP Core的使用方法說(shuō)明;

五、推薦學(xué)習(xí)資料

本書(shū)詳細(xì)闡述了FPGA開(kāi)發(fā)的各個(gè)方面，從基礎(chǔ)原理到實(shí)際應(yīng)用，從設(shè)計(jì)流程到開(kāi)發(fā)工具的使用，力求為讀者提供一套完整的學(xué)習(xí)和參考體系。通過(guò)閱讀本書(shū)，讀者不僅可以掌握紫光同創(chuàng)FPGA的核心技術(shù)，還能深入理解紫光同創(chuàng)FPGA在不同應(yīng)用中的最佳實(shí)踐，提升自身的開(kāi)發(fā)能力和技術(shù)水平。

六、推薦板卡

1.盤(pán)古676系列開(kāi)發(fā)板

盤(pán)古676系列開(kāi)發(fā)板(MES2L676, 國(guó)產(chǎn)FPGA權(quán)威指南教材的配套板卡)，共有2款板卡：支持100k和200k兩種邏輯規(guī)模，主控分別為：Logos-2 ：PG2L100H-6IFBG676和PG2L200H-

6IFBB676，底板兼容設(shè)計(jì)。板卡采用了核心板+擴(kuò)展底板的結(jié)構(gòu)，核心板與擴(kuò)展底板之間使用高速板間連接器進(jìn)行連接。主控和DDR3之間的數(shù)據(jù)傳輸時(shí)鐘頻率最高為533 MHz，2顆DDR3的數(shù)據(jù)位寬為32 bit，總的數(shù)據(jù)帶寬最高到34112 Mbps(1066×32=34112)。

另外，MES2L676板卡帶有8路HSSTLP高速串行收發(fā)器，每路的數(shù)據(jù)傳輸速率高達(dá)6.6 Gbps。MES2L676開(kāi)發(fā)板預(yù)留了2路光纖接口、1路SMA高速收發(fā)接口、1路PCIe Gen2 ×4數(shù)據(jù)通信接口、1路HDMI收發(fā)接口、1路10/100/1000 Mbps的以太網(wǎng)接口，以及1組FMC LPC擴(kuò)展接口(符合FMC接口規(guī)范，可用于外接FMC模塊)。

2.盤(pán)古50開(kāi)發(fā)板(MES50HP)

盤(pán)古50開(kāi)發(fā)板(MES50HP)采用了核心板+擴(kuò)展板的結(jié)構(gòu)，核心板與擴(kuò)展板之間使用高速板對(duì)板連接器進(jìn)行連接。核心板主要由FPGA+2顆DDR3+Flash+電源及復(fù)位構(gòu)成，承擔(dān)了FPGA的最小系統(tǒng)運(yùn)行及高速數(shù)據(jù)處理和存儲(chǔ)的功能。

FPGA選用的是紫光同創(chuàng)40nm工藝FPGA(logos系列：PGL50H-6IFBG484);PGL50H 和 DDR3之間的數(shù)據(jù)交互時(shí)鐘頻率最高到400MHz，2顆DDR3的數(shù)據(jù)位寬為32bit，總數(shù)據(jù)帶寬最高到25600 (800×32)Mbps，充分滿(mǎn)足了高速多路數(shù)據(jù)存儲(chǔ)的需求;另外PGL50HFPGA 帶有4路HSST高速收發(fā)器，每路速度高達(dá)6.375Gb/s，非常適合用于光纖通信和PCIe 數(shù)據(jù)通信;電源采用多顆EZ8303(艾諾)來(lái)產(chǎn)生不同的電源電壓。

底板為核心板擴(kuò)展了豐富的外圍接口, 預(yù)留HDMI收發(fā)接口用于圖像驗(yàn)證及處理;預(yù)留的光纖接口、10/100/1000M以太網(wǎng)接口，PCIE接口，方便各類(lèi)高速通信系統(tǒng)驗(yàn)證;預(yù)留了一個(gè)40pin的IO擴(kuò)展連接器，方便用戶(hù)在開(kāi)發(fā)平臺(tái)基礎(chǔ) 上驗(yàn)證模塊電路功能。

七、競(jìng)賽支持

紫光同創(chuàng)將提供一定數(shù)量的盤(pán)古676和盤(pán)古50開(kāi)發(fā)板借用支持，參賽隊(duì)伍可按需申請(qǐng)，每組隊(duì)伍只能申請(qǐng)一套開(kāi)發(fā)板。參賽隊(duì)伍也可自主準(zhǔn)備基于紫光同創(chuàng)FPGA芯片的開(kāi)發(fā)板參賽。除此之外，紫光同創(chuàng)還聯(lián)合小眼睛科技為杯賽隊(duì)伍提供全程專(zhuān)業(yè)技術(shù)支持。歡迎各位同學(xué)加入紫光同創(chuàng)杯賽釘釘群(群號(hào)：96010014132)，與我們具體一起學(xué)習(xí)，共同進(jìn)步!