概述
AD9528是一款雙級(jí)PLL，集成JESD204B/JESD204C SYSREF發(fā)生器，可用于多器件同步。第一級(jí)鎖相環(huán)(PLL) (PLL1)通過減少系統(tǒng)時(shí)鐘的抖動(dòng)，從而實(shí)現(xiàn)輸入基準(zhǔn)電壓調(diào)理。第二級(jí)PLL (PLL2)提供高頻時(shí)鐘，可實(shí)現(xiàn)來自時(shí)鐘輸出驅(qū)動(dòng)器的較低積分抖動(dòng)以及較低寬帶噪聲。外部VCXO提供PLL2所需的低噪聲基準(zhǔn)電壓，以滿足苛刻的相位噪聲和抖動(dòng)要求，實(shí)現(xiàn)可以接受的性能。片內(nèi)VCO的調(diào)諧頻率范圍為3.450 GHz至4.025 GHz。集成的SYSREF發(fā)生器輸出單次、N次或連續(xù)信號(hào)，并與PLL1和PLL2輸出同步，以便對(duì)齊多個(gè)器件的時(shí)間。
數(shù)據(jù)表：*附件：AD9528提供14路LVDS HSTL輸出的JESD204B JESD204C時(shí)鐘發(fā)生器技術(shù)手冊(cè).pdf

AD9528產(chǎn)生最高頻率為1.25 GHz的六路輸出（輸出0至輸出3、輸出12和輸出13），以及最大頻率高達(dá)1 GHz的八路輸出。每一路輸出均可配置為直接從PLL1、PLL2或內(nèi)部SYSREF發(fā)生器輸出。14路輸出通道的每一路都包含一個(gè)帶數(shù)字相位粗調(diào)功能的分頻器，以及一個(gè)模擬微調(diào)相位延遲模塊，允許全部14路輸出具有時(shí)序?qū)R的高度靈活性。AD9528還可用作靈活的雙通道輸入緩沖器，以便實(shí)現(xiàn)14路器件時(shí)鐘和/或SYSREF信號(hào)的分配。啟動(dòng)時(shí)，AD9528直接向輸出12和輸出13發(fā)送VCXO信號(hào)，用作啟動(dòng)就緒時(shí)鐘。

注意在整篇數(shù)據(jù)手冊(cè)中，雙功能引腳名稱通過適用的相關(guān)功能來引用。

應(yīng)用

• 高性能無(wú)線收發(fā)器
• LTE和多載波GSM基站
• 無(wú)線和寬帶基礎(chǔ)設(shè)施
• 醫(yī)療儀器
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時(shí)鐘；支持JESD204B/JESD204C
• 低抖動(dòng)、低相位噪聲時(shí)鐘分配
• 自動(dòng)測(cè)試設(shè)備(ATE)和高性能儀器儀表

特性

• 14路輸出，可配置為HSTL或LVDS
• 最大輸出頻率
  • 6路輸出高達(dá)1.25 GHz
  • 8路輸出高達(dá)1 GHz
• 取決于壓控晶體振蕩器(VCXO)頻率精度（啟動(dòng)頻率精度：<±100 ppm）
• 每路輸出均提供專用的8位分頻器
  • 粗調(diào)延遲： 63個(gè)步長(zhǎng)為RF VCO分頻器輸出頻率一半的步進(jìn)，不受抖動(dòng)影響
  • 微調(diào)延遲： 15個(gè)步進(jìn)，分辨率為31 ps
• 典型輸出間偏斜： 20 ps
• 針對(duì)奇數(shù)分頻器設(shè)置提供占空比校正
• 輸出12和輸出13，上電時(shí)VCXO輸出
• 絕對(duì)輸出抖動(dòng)： <160 f S （122.88 MHz時(shí)）
  12 kHz至20 MHz積分范圍
• 數(shù)字鎖頻檢測(cè)
• SPI和I^2^C兼容型串行控制端口
• 雙PLL架構(gòu)
  • PLL1
    • 利用外部VCXO實(shí)現(xiàn)參考輸入時(shí)鐘清零
    • 鑒相器速率：最高110 MHz
    • 冗余參考輸入
    • 自動(dòng)和手動(dòng)參考切換模式
      • 恢復(fù)式和非恢復(fù)式切換
    • 保持模式支持參考丟失檢測(cè)
    • VCXO提供的低噪聲LVDS/HSTL輸出可用于射頻/中頻(RF/IF)頻率合成器
  • PLL2
    • 鑒相器速率：最高275 MHz
    • 集成低噪聲VCO

框圖

引腳配置描述

典型應(yīng)用電路

AD9258 能夠同步多個(gè)符合 JESD204B/JESD204C 標(biāo)準(zhǔn)（聯(lián)合電子設(shè)備工程委員會(huì)標(biāo)準(zhǔn)）的器件。圖 26 展示了 AD9258 同步系統(tǒng)參考時(shí)鐘的過程。AD9528 首先對(duì)系統(tǒng)參考時(shí)鐘進(jìn)行凈化處理，然后在雙環(huán)模式下將其倍頻至更高頻率。AD9528 的時(shí)鐘分配功能用于為系統(tǒng)中所有周邊的 JESD204B/JESD204C 器件提供時(shí)鐘并使其同步。

器件初始化和校準(zhǔn)流程圖

本節(jié)中的流程圖展示了使用評(píng)估軟件生成的設(shè)置文件（.stp）時(shí)，AD9528 典型的初始化例程，以及為實(shí)現(xiàn)穩(wěn)健的系統(tǒng)啟動(dòng)而設(shè)計(jì)的校準(zhǔn)例程。

圖 51、圖 52、圖 53 和圖 54 假定以下條件：壓控振蕩器（VCO）具有 ±100 ppm 的拉偏范圍，且使用設(shè)置文件進(jìn)行可靠的頻率轉(zhuǎn)換。這些流程圖并非無(wú)限循環(huán)，芯片級(jí)復(fù)位循環(huán)的計(jì)數(shù)變量（RST_COUNT）和 PLL2 重新校準(zhǔn)循環(huán)的計(jì)數(shù)變量（CAL_COUNT）是用于為循環(huán)設(shè)置計(jì)數(shù)上限的計(jì)數(shù)變量，這些變量?jī)H適用于初始化過程。