一背景

各位工程師你們好，相信各位在入門(mén)整改時(shí)都被這個(gè)問(wèn)題困擾過(guò)，繞過(guò)幾次彎路后，成功晉升大佬。大家對(duì)于時(shí)鐘問(wèn)題的排查也越發(fā)熟練了，那是否有一套連招，可以快速幫我們捋清楚整改排查的思路呢？

結(jié)果是必然的，是可以總結(jié)借鑒的。持續(xù)精進(jìn)一直是我司價(jià)值觀(guān)之一，把問(wèn)題簡(jiǎn)單化，思路具象化是我們可以快速提升的方法之一。無(wú)論是時(shí)鐘問(wèn)題還是電源問(wèn)題，對(duì)于問(wèn)題的排查思路是我們整改工程師最需要具備的能力，這里沒(méi)有之一！因?yàn)楫?dāng)我們復(fù)盤(pán)案件時(shí)，會(huì)發(fā)現(xiàn)大部分時(shí)間都在排查階段。吉德林法則：把難題清清楚楚地寫(xiě)出來(lái)，便已經(jīng)解決了一半。今天我們一起討論一下時(shí)鐘問(wèn)題的排查思路。

二案例分析

話(huà)不多說(shuō)，舉個(gè)例子！

1.案例的產(chǎn)品是一款全金屬外殼的戶(hù)外紅外安防攝像頭，主要的問(wèn)題當(dāng)然是時(shí)鐘問(wèn)題超標(biāo)，摸底測(cè)試數(shù)據(jù)如下：

看一下受害人筆錄：

在那次失敗的認(rèn)證場(chǎng)地中，兇手就是他們仨！54！90！126！

（鎖定超標(biāo)時(shí)鐘頻率）

也不知道他們仨是不是同宗同源的一家人，間隔36mhz。

（找尋時(shí)鐘間隔規(guī)律）

事發(fā)當(dāng)時(shí)好像還有其他人，也不知道他們是不是一伙的！

（多個(gè)時(shí)鐘的排查，則需要弄清楚時(shí)鐘相互間隔關(guān)系，給他們分別記在小本本上面）

2.場(chǎng)面一度混亂，我們還是看一下案發(fā)當(dāng)?shù)厍闆r吧，一起看看產(chǎn)品結(jié)構(gòu)吧。

好的，進(jìn)入誰(shuí)是臥底環(huán)節(jié)了，本來(lái)是想一個(gè)一個(gè)拎出來(lái)，掏出我們的頻譜儀審訊。但是武功秘籍第二頁(yè)說(shuō)：一個(gè)一個(gè)掃多慢啊，直接給他們電掐掉?。?strong>非常高效的措施：從外部斷模塊，找到接插件就是一頓插拔！）

先是切斷電池電源板出來(lái)的線(xiàn)束，雖然機(jī)器本身是電池供電，是干凈的，但是防止時(shí)鐘噪聲從線(xiàn)束耦合輻射出來(lái)。這一步時(shí)鐘是有所下降的，證明時(shí)鐘噪聲的路徑多數(shù)是從線(xiàn)束出去，但是數(shù)據(jù)仍然超標(biāo)。

接下來(lái)我們拔掉主控板上的線(xiàn)束，主控板有三個(gè)接插件，分別是：

（1）向上連接的主板與云臺(tái)信號(hào)的通訊線(xiàn)；

（2）向上連接FPGA板的通訊和電源線(xiàn)；

（3）向下連接的通訊和電源線(xiàn)。

我們對(duì)比著數(shù)據(jù)依次拔掉，發(fā)現(xiàn)拔掉連接FPGA的接插件時(shí)，數(shù)據(jù)有明顯下降。雖然已經(jīng)基本鎖定嫌疑人了，但是本著對(duì)排查思路的嚴(yán)謹(jǐn)性，在整改的過(guò)程中時(shí)時(shí)刻刻抓住整改三要素：

（1）噪聲源；

（2）耦合路徑；

（3）敏感設(shè)備。

需要更多的信息排除其他可能性，追根溯源，讓切斷模塊進(jìn)行的更徹底，讓噪聲源頭更具體，讓耦合路徑也更清晰。

繼續(xù)拔！一路向上！第三塊板云臺(tái)伺服板，這個(gè)板上除了控制電機(jī)部分，就是傳輸FPGA板信號(hào)通訊和電源轉(zhuǎn)接路過(guò)的接插件。分別斷開(kāi)有關(guān)云臺(tái)的通訊和電源后，數(shù)據(jù)毫無(wú)變化，進(jìn)一步佐證噪聲源頭不是云臺(tái)伺服板。

最后一塊板子，在拔掉FPGA板向下傳輸?shù)木€(xiàn)束后，時(shí)鐘信號(hào)就沒(méi)有了。通過(guò)頻譜儀探測(cè)，在FPGA板上找到了源頭DVP信號(hào)，設(shè)置的基準(zhǔn)值為18MHz。端口輸出到云臺(tái)伺服板是紅框左邊的金屬結(jié)構(gòu)件，再通過(guò)紅框右邊的塑膠端口座子向下傳輸，且整條鏈路只有一條地線(xiàn)。單點(diǎn)接地，接地質(zhì)量地，阻抗突變，導(dǎo)致鏈路成為主要耦合路徑，自上而下污染其他線(xiàn)束。

當(dāng)然在我們實(shí)際的整改中走了不少?gòu)澛罚ㄟ^(guò)各種簡(jiǎn)單或復(fù)雜的手段驗(yàn)證，武功秘籍中還記載了：排除法、頻譜分析儀頻點(diǎn)搜索法、元件固有頻率分析法等等，例如在外部通過(guò)繞磁環(huán)、區(qū)域斷模塊、區(qū)域接地降低阻抗，區(qū)域屏蔽模塊，頻譜找點(diǎn)，模塊固定頻率點(diǎn)篩查等，這些都是為了更快速的鎖定噪聲源，也可更好的區(qū)分主次要耦合路徑。

三整改措施

我們找到噪聲源頭是：FPGA板傳輸?shù)腄VP信號(hào)，設(shè)置的基準(zhǔn)值為18MHZ。

耦合路徑是：FPGA輸出DVP信號(hào)的所有路徑，豎直方向從板內(nèi)接插件向下傳輸?shù)木€(xiàn)束以及被耦合的所有路徑。

根據(jù)這兩點(diǎn)我們有以下措施可以做：

1.噪聲源：

在源頭做處理，使用我司的王牌產(chǎn)品——展頻晶振；為FPGA提供已經(jīng)有展頻（擴(kuò)頻）的時(shí)鐘。后續(xù)輸出時(shí)鐘自帶展頻效果，從而降低時(shí)鐘尖峰的能量強(qiáng)度，這也是最簡(jiǎn)單最高效的手段。

2.耦合路徑：

在耦合路徑上有諸多環(huán)節(jié)，武功秘籍上說(shuō)越靠近源頭越有效果，例如：

（1）濾波：DVP信號(hào)輸出的地方，增加RC或LC濾波。

（2）吸收：串磁珠、繞磁環(huán)和貼吸波材料，注意要根據(jù)各自的吸收頻率范圍來(lái)選擇。

（3）接地：時(shí)鐘信號(hào)包地、單點(diǎn)接地變多點(diǎn)接地、加強(qiáng)接地質(zhì)量，降低噪聲回路阻抗。

（4）屏蔽：屏蔽罩、金屬外殼屏蔽、屏蔽線(xiàn)束。

最后的數(shù)據(jù)如下：

四總結(jié)

時(shí)刻牢記EMC整改三要素，解決措施都是次要，整改排查的思路才是主要的。在排查驗(yàn)證的時(shí)候切記手段一定要考慮周全，一定要排查徹底。面對(duì)單板甚至多板的情況，思路則要更加清晰具體，控制好變量逐一對(duì)比。另外很多時(shí)候噪聲源和耦合路徑并不止一個(gè)，所以發(fā)現(xiàn)驗(yàn)證的手段沒(méi)有改善，一般不用改回去。我們大可在得到有改善的數(shù)據(jù)時(shí)，一步步做減法，找到最關(guān)鍵的手段或措施即可。