引言

隨著半導(dǎo)體工藝不斷向深納米節(jié)點(diǎn)邁進(jìn)，混合信號(hào)集成電路的重要性愈發(fā)顯著。從低功耗移動(dòng)設(shè)備到高性能計(jì)算系統(tǒng)，眾多關(guān)鍵模塊如雙倍數(shù)據(jù)速率存儲(chǔ)器（DDR）、物理層接口（PHY）、通用串行總線（USB）、鎖相環(huán)（PLL）、低壓差穩(wěn)壓器（LDO）、數(shù)模轉(zhuǎn)換器（ADC）等IP，已經(jīng)被廣泛應(yīng)用于各類系統(tǒng)中。這些IP的性能隨著工藝波動(dòng)影響顯著，在先進(jìn)工藝及多電壓、溫度（PVT）條件下更為明顯。如何實(shí)現(xiàn)高效且精準(zhǔn)地IP特征化（IP Characterization），已成為確保芯片整體性能的關(guān)鍵挑戰(zhàn)。

然而，傳統(tǒng)蒙特卡洛（Monte Carlo）仿真方法因其依賴海量SPICE仿真樣本進(jìn)行統(tǒng)計(jì)分析，面臨計(jì)算資源消耗巨大和收斂速度慢的瓶頸，已無(wú)法滿足這一需求。隨著工藝節(jié)點(diǎn)的演進(jìn)，在人工智能芯片、高性能計(jì)算、無(wú)人駕駛等應(yīng)用場(chǎng)景中，芯片設(shè)計(jì)對(duì)時(shí)序模型精度的要求日益嚴(yán)苛。如何實(shí)現(xiàn)“高精度”與“高效率”的平衡，并快速完成時(shí)序建模，成為亟待突破的核心問(wèn)題。華大九天新一代混合信號(hào)電路IP模塊特征化提取工具——Empyrean Liberal IP，支持快速生成符合LVF（Liberty Variation Format）格式的標(biāo)準(zhǔn)庫(kù)文件，為混合信號(hào)IP模塊特征化提供高效、精準(zhǔn)的解決方案。

Liberal IP的LVF K庫(kù)創(chuàng)新

LVF是集成電路單元庫(kù)特征化提取中的關(guān)鍵標(biāo)準(zhǔn)模型，用于描述制造工藝偏差對(duì)電路時(shí)序性能的影響。其核心包含兩部分：

OCV sigma模型：基于偏斜高斯分布，通過(guò)前后兩個(gè)正態(tài)分布的標(biāo)準(zhǔn)差（early/late）刻畫(huà)時(shí)序偏差。

Moment-based模型：支持非對(duì)稱、偏置或非高斯分布，精準(zhǔn)捕獲超低電壓場(chǎng)景下時(shí)序變化的復(fù)雜形態(tài)。

傳統(tǒng)的Margin 設(shè)置采用“一刀切”模式，難以兼顧不同場(chǎng)景的差異化需求。而 LVF方案能夠根據(jù)不同需求精準(zhǔn)提供Margin，如下圖所示：正常Nominal延遲在50ps以內(nèi)，控制誤差在正常變化（Nominal Variation）的10%~20%以內(nèi)；當(dāng)正常Nominal延遲超過(guò)100ps以后，誤差設(shè)置為Nominal Variation的5%以內(nèi)。這種LVF模型方案能夠有效規(guī)避添加統(tǒng)一Margin而導(dǎo)致的時(shí)序約束過(guò)松（樂(lè)觀）或過(guò)緊（悲觀）的問(wèn)題，實(shí)現(xiàn)精細(xì)化的時(shí)序管理，助力芯片設(shè)計(jì)在性能與可靠性之間達(dá)到平衡。

Liberal IP LVF K庫(kù)基于華大九天自主研發(fā)的Accurate LVF快速精準(zhǔn)建庫(kù)技術(shù)，通過(guò)三大核心技術(shù)突破，重塑LVF建模流程：

靈敏度分析法：直接定位影響時(shí)序的關(guān)鍵參數(shù)，仿真次數(shù)降低 90% 以上。

智能參數(shù)過(guò)濾：基于相關(guān)性分析篩選器件的關(guān)鍵統(tǒng)計(jì)參數(shù)，避免冗余計(jì)算。

模塊劃分技術(shù): 通過(guò)模塊劃分，把LVF的仿真縮小為一個(gè)個(gè)微型仿真，提高仿真效率，進(jìn)一步壓縮建庫(kù)時(shí)間。

通過(guò)上述Liberal IP LVF K庫(kù)方法，K庫(kù)的構(gòu)建效率得到了極大提升。以具體案例說(shuō)明，如果目標(biāo)是在3天內(nèi)完成含有50個(gè)PVT的單元K庫(kù)構(gòu)建，采用華大九天的創(chuàng)新技術(shù)，其效率相比采用傳統(tǒng)的蒙特卡洛方法可實(shí)現(xiàn)100倍效率提升！這意味原本可能需要數(shù)周甚至數(shù)月的復(fù)雜仿真任務(wù)，現(xiàn)在可以被壓縮到極短周期內(nèi)高質(zhì)量完成。同時(shí)，該技術(shù)顯著降低了資源消耗，大幅提高了工作效率。

Liberal IP的LVF K庫(kù)核心優(yōu)勢(shì)

1高效建模

相較于傳統(tǒng)的蒙特卡洛法，需要數(shù)萬(wàn)次的仿真次數(shù)，Liberal IP LVF K庫(kù)可以減少90%以上仿真量，性能提升高達(dá)100倍。這一突破性進(jìn)展使在同等時(shí)間和資源條件下，可完成的特征化建庫(kù)任務(wù)量實(shí)現(xiàn)數(shù)量級(jí)提升，從而顯著加速設(shè)計(jì)周期，為設(shè)計(jì)企業(yè)帶來(lái)效率與成本的雙重優(yōu)化。

2精準(zhǔn)覆蓋

即使在復(fù)雜的非高斯分布場(chǎng)景和時(shí)序要求嚴(yán)苛的超低電壓環(huán)境下，Liberal IP仍能保持卓越性能。相較于依賴海量樣本的傳統(tǒng)蒙特卡洛方法，該工具能直接捕捉 ±3σ 邊界性能，并支持自定義 Sigma Level，其時(shí)序預(yù)測(cè)精度誤差率可控制在 1% 以內(nèi)。這種高精度建模能力為芯片設(shè)計(jì)提供了強(qiáng)有力的支撐，確保其在各種極端條件下的穩(wěn)定表現(xiàn)，顯著提升了芯片的可靠性與市場(chǎng)競(jìng)爭(zhēng)力。

3廣泛兼容

在實(shí)際應(yīng)用中，Liberal IP LVF K庫(kù)顯示出極高的工具鏈兼容性，可輕松適配主流EDA環(huán)境。用戶僅需通過(guò)一條簡(jiǎn)單命令，即可一鍵生成LVF庫(kù)文件，廣泛兼容現(xiàn)有設(shè)計(jì)流程，能夠被數(shù)字后端（包括時(shí)序分析，邏輯綜合，布局布線等）工具直接使用。這一特性顯著降低了技術(shù)整合成本，讓高效設(shè)計(jì)觸手可及。

客戶案例分享

某國(guó)際知名領(lǐng)先企業(yè)在其先進(jìn)工藝節(jié)點(diǎn)的研發(fā)過(guò)程中遭遇嚴(yán)峻的時(shí)序收斂挑戰(zhàn)。在傳統(tǒng)模型下，芯片高頻運(yùn)行時(shí)頻繁出現(xiàn)時(shí)序違規(guī)，過(guò)度的Margin設(shè)計(jì)會(huì)導(dǎo)致顯著的芯片性能折損。在引入 Liberal IP LVF K 庫(kù)之后，時(shí)序情況得到了顯著改善。

建立時(shí)間（Setup Time）：原始添加統(tǒng)一Margin方法，傳統(tǒng)模型方法的時(shí)序裕度Slack是 -320ps，而采用 LVF 后Slack提升至 -261ps，建立時(shí)間收益達(dá)到 59ps，這意味著時(shí)序建立過(guò)程更加穩(wěn)定，為芯片高頻運(yùn)行奠定了堅(jiān)實(shí)基礎(chǔ)。

保持時(shí)間（Hold Time）：傳統(tǒng)方法統(tǒng)一添加Margin，時(shí)序裕度為 -77ps，而采用 LVF 后Slack變?yōu)?-61ps，保持時(shí)間收益為 16ps，有效優(yōu)化了時(shí)序保持特性，降低了數(shù)據(jù)保持階段的潛在風(fēng)險(xiǎn)。

綜上兩個(gè)方面，其在保證芯片安全的前提下，LVF方法在建立時(shí)間和保持時(shí)間方面均獲得了時(shí)序收益，為芯片的整體競(jìng)爭(zhēng)力奠定了堅(jiān)實(shí)基礎(chǔ)。 進(jìn)一步將Liberal IP LVF K庫(kù)結(jié)果與傳統(tǒng)蒙特卡洛方法所得結(jié)果的精度進(jìn)行對(duì)比，LVF時(shí)序精度和蒙特卡洛結(jié)果高度契合。在延時(shí)片上偏差（Delay OCV）和約束片上偏差（Constraint OCV）方面，LVF和蒙卡的精度差異大部分集中分布在 ±1ps 區(qū)間內(nèi)（對(duì)應(yīng)柱狀圖峰值區(qū)域），整體時(shí)序精度偏差嚴(yán)格控制在2ps以內(nèi)，充分驗(yàn)證了LVF模型的高精準(zhǔn)度。Liberal IP在大幅提升建庫(kù)效率的同時(shí)，仍能達(dá)到蒙特卡洛方法的精度水平，為芯片設(shè)計(jì)提供了高效精準(zhǔn)的時(shí)序支撐。

基于Liberal IP在時(shí)序精度與性能方面的顯著提升，客戶已決定將其全面導(dǎo)入設(shè)計(jì)流程。這一決策不僅是對(duì)該工具技術(shù)實(shí)力的高度認(rèn)可，更標(biāo)志著客戶在芯片設(shè)計(jì)流程革新上邁出了關(guān)鍵一步。目前，客戶已成功推出高性能芯片產(chǎn)品，憑借該工具帶來(lái)的時(shí)序優(yōu)勢(shì)，在市場(chǎng)競(jìng)爭(zhēng)中搶占了性能與上市時(shí)間先機(jī)。

結(jié)語(yǔ)

作為中國(guó)EDA行業(yè)的領(lǐng)軍企業(yè)，華大九天致力于成為全流程、全領(lǐng)域、全球領(lǐng)先的EDA提供商。Empyrean Liberal IP特征化提取LVF K庫(kù)工具憑借“高效、精準(zhǔn)”等核心特點(diǎn)，再次彰顯了華大九天在EDA領(lǐng)域的深厚技術(shù)積累和創(chuàng)新能力。未來(lái)，華大九天期待與更多集成電路設(shè)計(jì)企業(yè)攜手合作，共同應(yīng)對(duì)混合信號(hào)電路特征化的挑戰(zhàn)，推動(dòng)整個(gè)行業(yè)的持續(xù)進(jìn)步與發(fā)展，攜手開(kāi)創(chuàng)更加美好的未來(lái)。

北京華大九天科技股份有限公司（簡(jiǎn)稱“華大九天”）成立于2009年，一直聚焦于EDA工具的開(kāi)發(fā)、銷售及相關(guān)服務(wù)業(yè)務(wù)，致力于成為全流程、全領(lǐng)域、全球領(lǐng)先的EDA提供商。

華大九天主要產(chǎn)品包括全定制設(shè)計(jì)平臺(tái)EDA工具系統(tǒng)、數(shù)字電路設(shè)計(jì)EDA工具、晶圓制造EDA工具、先進(jìn)封裝設(shè)計(jì)EDA工具和3DIC設(shè)計(jì)EDA工具等軟件及相關(guān)技術(shù)服務(wù)。其中，全定制設(shè)計(jì)平臺(tái)EDA工具系統(tǒng)包括模擬電路設(shè)計(jì)全流程EDA工具系統(tǒng)、存儲(chǔ)電路設(shè)計(jì)全流程EDA工具系統(tǒng)、射頻電路設(shè)計(jì)全流程EDA工具系統(tǒng)和平板顯示電路設(shè)計(jì)全流程EDA工具系統(tǒng)；技術(shù)服務(wù)主要包括基礎(chǔ)IP、晶圓制造工程服務(wù)及其他相關(guān)服務(wù)。產(chǎn)品和服務(wù)主要應(yīng)用于集成電路設(shè)計(jì)、制造及封裝領(lǐng)域。

華大九天總部位于北京，在南京、成都、深圳、上海、香港、廣州、北京亦莊、西安和天津等地設(shè)有全資子公司，在武漢、廈門、蘇州等地設(shè)有分支機(jī)構(gòu)。