本文翻譯轉(zhuǎn)載于：Cadence Blog

作者：MSATeam

PCB 設(shè)計團隊常常陷入重復的設(shè)計和仿真循環(huán)中，需要多次迭代才能滿足 PCB 設(shè)計約束。在 CadenceLIVE SV 2025 大會上，Cadence 的客戶 Priya Boopalan（來自 ZF，一家為乘用車、商用車和工業(yè)技術(shù)提供先進移動產(chǎn)品和系統(tǒng)的全球科技公司）和 Gopichandran Annadurai（來自 Formfactor Inc.，一家為整個 IC 生命周期提供關(guān)鍵測試和測量技術(shù)的領(lǐng)先供應(yīng)商）解釋了 Cadence 的工具如何通過將仿真階段提前到設(shè)計流程中來改進 PCB 設(shè)計流程。

本文中，Priya 和 Gopi 分享了如何使用集成到 Allegro X Design 平臺的 Sigrity X Aurora PCB Analysis 來縮短 PCB 設(shè)計周期，并提供了有關(guān)他們使用該軟件的經(jīng)驗的更多見解。

ZF 汽車 PCB 設(shè)計中的 MIPI 接口

Priya 向我們介紹了如何將 MIPI 接口（攝像頭到處理器）有效地集成到 ZF 汽車 PCB 設(shè)計中。

汽車應(yīng)用的 PCB 設(shè)計通常需要我們滿足低功耗和電磁干擾/兼容性（EMI/EMC）要求，以及高速數(shù)據(jù)信號合規(guī)性。我們的 PCB 設(shè)計團隊最近將仿真工作直接交到設(shè)計人員手中，從而縮短了設(shè)計完成時間。利用 Cadence Sigrity X Aurora PCB 分析軟件，我們的設(shè)計人員可以在其設(shè)計工具環(huán)境中檢查阻抗不連續(xù)性和過度串擾，甚至可以生成 S 參數(shù)來驗證高速差分對的插入和回波損耗。事實證明，這種“數(shù)字孿生”方法比在設(shè)計完全布線后進行的傳統(tǒng) SI/PI 仿真效率高得多。我們發(fā)現(xiàn)，一旦切換到設(shè)計內(nèi)分析，我們的移動行業(yè)處理器接口（MIPI）攝像頭單元的完成速度可以提高 40%。

Formfactor 的大型復雜 PCB 設(shè)計

Gopi 分享了 Formfactor 如何使用自動選擇性切割將設(shè)計自動裁剪到關(guān)注區(qū)域，從而高效分析大型復雜 PCB 設(shè)計。

Formfactor 的測試板設(shè)計極具挑戰(zhàn)性，因為它們尺寸龐大、層數(shù)眾多、布線互連密度高。我們的目標是盡快設(shè)計好每一塊電路板，同時確保高質(zhì)量的電源傳輸、純凈的信號質(zhì)量以及精確匹配的信號延遲。過去，設(shè)計過程中的分析總是意味著我們必須停下來，將設(shè)計轉(zhuǎn)化為仿真工具。由于設(shè)計規(guī)模龐大，這很快就變得難以為繼。然而，借助 Sigrity X Aurora PCB 分析，我們可以在設(shè)計工具中專注于設(shè)計的一個子集，并快速評估信號和功率目標。這種設(shè)計和分析的融合提高了設(shè)計效率，使我們能夠?qū)y試板的完成時間縮短了一半。由于我們設(shè)計團隊的許多成員并非信號和電源完整性方面的專家，因此，當我們的設(shè)計未能達到目標時，我們請求 Cadence 使用其強大的 AI 引擎來優(yōu)化設(shè)計。這可能意味著調(diào)整走線寬度/長度/間距，以及/或者添加縫合過孔，以改善高速信號的信號返回路徑。

結(jié)論

Sigrity X Aurora PCB 分析能夠幫助 ZF 和 Formfactor 等公司簡化 PCB 設(shè)計流程，并通過在設(shè)計過程中進行分析，提供快速準確的結(jié)果，從而更快地將產(chǎn)品推向市場，同時幫助設(shè)計人員在設(shè)計周期的早期發(fā)現(xiàn)并解決問題。Aurora 的仿真速度比傳統(tǒng)方法快 10 倍，其自動裁剪功能可減少設(shè)計數(shù)據(jù)庫的大小，使設(shè)計人員能夠?qū)Ｗ⒂谛枰P(guān)注的區(qū)域。

Cadence 感謝 Priya 和 Gopi 的專業(yè)知識以及他們在 PCB 設(shè)計分析方面的經(jīng)驗和愿景。如需觀看他們的 CadenceLIVE 點播演示，請注冊 CadenceLIVE 并訪問多物理場專題。