眾所周知，處理器芯片的供電都有一定的上下電時序要求，產(chǎn)品設(shè)計中必須遵循芯片的上電、下電時序才能確保器件的可靠工作。i.MX RT跨界處理器的上下電時序如何呢？我們來一探究竟。

以下時序翻譯均來自i.MX RT1050數(shù)據(jù)手冊-IMXRT1050IEC（Rev. 1, 03/2018），主要針對A1版本的芯片。

一、滿足電源上電、下電時序的必要性

系統(tǒng)設(shè)計必須遵循一定的上電時序、掉電時序以及相應(yīng)的穩(wěn)態(tài)規(guī)定，只有這樣才能確保芯片的可靠工作，那么在設(shè)計中，如果無法滿足上電、下電時序會導(dǎo)致什么后果呢，以下為不滿足i.MX RT電源時序可能會導(dǎo)致三種情況：

1、芯片啟動階段電流過大；

2、芯片無法正常啟動；

3、對處理器造成不可逆的損壞（最壞的情況）。

可見，必須對處理器的供電時序加以重視，系統(tǒng)設(shè)計時嚴(yán)格遵循手冊規(guī)定的上電、下電時序。那么RT的上電、下電時序到底需要滿足什么條件，是不是很復(fù)雜呢？不急，我們接著往下看。

二、i.MX RT跨界處理器的上電時序

1、VDD_SNVS_IN必須先于其他電源供電或者與VDD_HIGH_IN一同上電；

2、如果采用紐扣電池給VDD_SNVS_IN供電，需確保在開啟任何電源之前將其連接；

3、開啟內(nèi)部DCDC電源，DCDC_IN管腳需提前1ms于DCDC_PSWITCH管腳上電；

4、需保證在整個上電過程中POR_B信號保持為低電平，直到其他電源達(dá)到其穩(wěn)定值。

結(jié)合RT處理器集成的電源管理單元，可更好理解RT1050的上電時序，下圖所示為RT1050集成的PMU，該P(yáng)MU模塊集成了一路DCDC，四路LDO，分別給系統(tǒng)內(nèi)核、外設(shè)、時鐘模塊提供工作電源，極大簡化了外部電源的設(shè)計。

按照上電時序的要求，VDD_SNVS_IN既可以先于其他電源上電，也可以與VDD_HIGH_IN接一起同時上電，從RT1050的PMU框圖可見，VDD_HIGH_IN通常情況下是允許與其它外設(shè)電源接一起同時上電的，因此簡單來講，i.MX RT處理器所有3.3V電源管腳均可接一起同時上電，NVCC_GPIO、NVCC_SD1、NVCC_SD2、NVCC_SEMC管腳電源均支持1.8V、3.3V兩種輸入電壓，可根據(jù)應(yīng)用情況進(jìn)行選擇，常規(guī)設(shè)計中可將這四路電源與VDD_SVNS_IN、VDD_HIGH_IN接一起同時上電，如下圖所示。

設(shè)計中如果使用紐扣電池給VDD_SNVS_IN供電，需確保在開啟任何電源之前將其連接。同時為保證掉電后RTC能繼續(xù)工作，建議VDD_SNVS_IN外接一個備用電池，如下圖BT1所示。

此外，在開啟內(nèi)部DCDC電源時，DCDC_IN的供電需要早1ms于DCDC_PSWITCH管腳上電，基于這點(diǎn)要求，設(shè)計中需對DCDC_PSWITCH管腳進(jìn)行延時處理，可通過RC延時電路來實(shí)現(xiàn)，典型電路如下圖所示。

上電時序的最后一個條件為在整個上電的過程中POR_B信號應(yīng)保持為低電平，該過程的實(shí)現(xiàn)可通過外接上電復(fù)位芯片來滿足，典型電路見下圖所示，該復(fù)位芯片在上電期間會拉低POR信號300ms左右。

USB_OTG1_VBUS、USB_OTG2_VBUS 和VDDA_ADC_3P3 不是供電序列的一部分，可以隨時上電。

三、i.MX RT跨界處理器的掉電時序

1、VDD_SNVS_IN必須單獨(dú)或與VDD_HIGH_IN一同下電，在這之前其他電源必須全部完成下電；

2、如果使用紐扣電池為VDD_SNVS_IN 供電，需確保在關(guān)閉任何其他電源之后將其移除。

從掉電時序要求可知，如VDD_SNVS_IN與VDD_HIGH_IN等接一起同時上電，則下電時序很容易滿足；但如果VDD_SNVS_IN與其它電源不是同時上電的，則VDD_SNVS_IN必須遲于其它電源掉電，這一點(diǎn)在設(shè)計中需要特別關(guān)注。此外，對于采用紐扣電池供電的場合，掉電后需要繼續(xù)保持RTC工作時，電池可以保留不移除。

四、i.MX RT電源上電、下電時序總結(jié)

1、采用i.MX RT跨界處理器設(shè)計產(chǎn)品時，需嚴(yán)格遵循手冊要求的上電、下電時序要求，由于處理器支持兩種供電方案，因此設(shè)計中需結(jié)合項(xiàng)目的設(shè)計要求采取不同的連接方式，無論采用那種供電方案，只要確保VDD_SNVS_IN電源的上電不遲于其它電源的上電，掉電不早于其它電源即可。常規(guī)設(shè)計中，i.MX RT處理器的電源可全部接一起采用單3.3V進(jìn)行供電，需要掉電保持RTC功能時，可外接相應(yīng)的紐扣電池；當(dāng)然，VDD_SNVS_IN先上電，其它電源后上電的供電方案是相對復(fù)雜些的。

2、當(dāng)NVCC_GPIO、NVCC_SD1、NVCC_SD2、NVCC_SEMC管腳的I/O 電源關(guān)閉時，必須確保電路板上的任何電源不存在向3.3 V 電源倒灌的情況（如來自底板外設(shè)的1.8或者3.3V電源），否則處理器可能因反向電流而導(dǎo)致內(nèi)部出現(xiàn)鎖存等故障，設(shè)計中建議外設(shè)的供電與處理器一同上電，或者遲于處理器供電即可。

五、i.MX RT跨界處理器上電、下電時序圖

六、結(jié)束語

i.MX RT系列是NXP發(fā)布的業(yè)內(nèi)首款跨界處理器，該產(chǎn)品完美融合了低功耗應(yīng)用處理器和高性能微控制器的優(yōu)勢。i.MX RT系列跨界處理器結(jié)合了高性能和實(shí)時功能，支持下一代物聯(lián)網(wǎng)應(yīng)用，具有與MCU 級可用性相平衡的高度集成和安全性。