91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence推出對稱多核處理器HiFi 5s SMP

Cadence楷登 ? 來源:Cadence楷登 ? 2025-07-16 14:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

新一代消費電子及汽車音頻系統(tǒng)的復雜性與日俱增,基于生成式 AI 的音頻處理、沉浸式音效以及軟件定義汽車中的高級信息娛樂系統(tǒng)等市場驅(qū)動因素,對音頻 DSP 性能提出了更高的要求。然而,單個 DSP 已無法滿足日益增長的計算需求,而多個 DSP 又會大幅增加編程難度。

如今,原始設備制造商(OEM)和系統(tǒng)級芯片(SoC)供應商必須在日益緊迫的產(chǎn)品上市壓力下,獨立完成所有多核硬件設計和軟件開發(fā)工作。與此同時,程序員們正艱難應對基于軟件的共享存儲域的復雜同步問題,絞盡腦汁設法將任務合理分配到多核集群中。這可能導致設計性能無法達到預期。

在這個快速發(fā)展的背景下,亟需一種開箱即用的硬件設計,并配備支持多核的操作軟件,以減少硬件設計時間,并有效管理多核音頻產(chǎn)品開發(fā)中的軟件復雜性。

多核創(chuàng)新技術讓卓越性能和易用性成為可能

為簡化多個 DSP 的編程流程,Cadence 對其旗艦產(chǎn)品Xtensa LX8 平臺進行了升級,新版本將具備對稱多處理能力。借助全新的Xtensa Multicore LX8 平臺,SoC 設計人員可自動生成最多八個具備硬件緩存一致性的對稱多處理器(SMP)集群。

Cadence 將高性能的Tensilica HiFi 5s DSP平臺提升至新高度,并基于此推出首款產(chǎn)品。Tensilica 支持緩存一致性的 HiFi 5s SMP 提供了可擴展的性能和更高的資源利用率,同時簡化了各種音頻 DSP 應用的軟件開發(fā)。

TECHnalysis Research 總裁 Bob O'Donnell指出:“鑒于當今汽車中娛樂和信息應用的日益復雜,對能夠提供支持對稱多處理等技術的強大音頻處理平臺的需求日益凸顯??紤]到軟件定義汽車預計將隨著時間的推移提供各種新型功能,您就能理解為什么汽車制造商和一級原始設備制造商(OEM)需要在其新車中盡可能地融入最先進的 IVI 功能?!?/p>

支持緩存一致性的 HiFi 5s 對稱多核處理器

Tensilica 緩存一致性 HiFi 5s SMP 專為高性能、低功耗音頻應用而優(yōu)化設計,支持從雙核擴展到八核,并集成了中斷分發(fā)器和跨核調(diào)試能力等集群特性。應用開發(fā)由 Zephyr 和 FreeRTOS 這兩個流行的開源多核實時操作系統(tǒng)(RTOS)提供支持。Cadence 自有 RTOS XOS 的多核支持計劃將于 2025 年晚些時候推出。

簡易軟硬件集成

客戶在指定 HiFi 5s DSP 配置和核心數(shù)量后的幾小時內(nèi),即可從 Cadence 的 Xtensa 處理器生成器(XPG)下載多核集群,這大大簡化了硬件集成流程。設計人員還將獲得一個完整的、支持多核的軟件開發(fā)工具包(SDK)。

該多核感知 RTOS 能在各核心間分配任務并管理跨核軟件同步,減輕應用負載。緩存一致性使得 SMP 集群中的每個核心都能獲得統(tǒng)一的存儲視圖,從而避免了非一致性多核設計中常見的碎片化問題和利用率不足的缺陷。如此一來,應用能夠輕松根據(jù)核心數(shù)量進行擴展,以滿足不同的性能需求。

客戶和合作伙伴一致看好

緩存一致性 HiFi 5s SMP

Bestechnic 總經(jīng)理趙國光表示:“無論是小型耳塞、無線耳機還是智能音箱,如今的消費者追求高度沉浸式的音頻體驗。要滿足如此廣泛的產(chǎn)品和用例,需要一個易于編程的可擴展音頻計算平臺。Tensilica HiFi 5s SMP 出色地滿足了這些需求,同時還能最大限度地提高資源利用率,從而能夠?qū)⒏咝詢r比的產(chǎn)品及時推向市場?!?/p>

“汽車信息娛樂市場瞬息萬變,每一輪更新都要推出新功能,因此快速上市至關重要。在這個高度動態(tài)化的市場中,高效快速地開發(fā)和部署復雜音頻軟件是成功的關鍵?!盌ashchip 公司聯(lián)合創(chuàng)始人兼首席科學家繆海波說道,“緩存一致性多核 HiFi 5s SMP 提供了前所未有的可擴展性和適應性,同時大大簡化了軟件開發(fā)難度,使 OEM 能夠及時為消費者提供高度沉浸式的車內(nèi)音頻體驗?!?/p>

杜比實驗室副總裁兼消費娛樂事業(yè)部總經(jīng)理 Mahesh Balakrishnan表示:“從影院到家庭、從手機到現(xiàn)在的汽車,享受杜比全景聲(Dolby Atmos)體驗從未如此輕松。我們?yōu)橄M者帶來創(chuàng)新音頻體驗的能力建立在與 Cadence 等合作伙伴的深入?yún)f(xié)作之上。我們非常高興地慶祝這項最新創(chuàng)新,它將為原始設備制造商(OEM)提供更多選擇,以無縫滿足日益增長的下一代音頻需求?!?/p>

“我們很高興看到 Cadence 市場領先的 Tensilica HiFi DSP 持續(xù)創(chuàng)新。由我們好評如潮的 AudioWeaver 工具生成的汽車和 TWS 耳機音頻應用,高效映射至 Tensilica 緩存一致性 HiFi 5s SMP,它提供了真正的并發(fā)處理能力以實現(xiàn)可擴展性能。該平臺提供的硬件緩存一致性機制幫助我們避免了基于軟件的跨核同步錯誤,使多核軟件開發(fā)變得輕而易舉?!遍L期與 Cadence 合作的DSP Concepts 公司首席技術官 Paul Beckman表示,“使用 AudioWeaver,OEM 現(xiàn)在可以及時在緩存一致性 HiFi 5s SMP 平臺上實現(xiàn)更高的性能配置,并確保每個多核配置對可用總內(nèi)存和周期的利用率達到最大化?!?/p>

讓客戶與合作伙伴雙雙獲益

統(tǒng)一的資源視圖簡化了合作伙伴軟件的集成,該視圖允許將可用的 DSP 周期和總可用內(nèi)存信息開放給客戶的代碼。通過硬件管理緩存一致性,消除了跨核相關的軟件同步錯誤,從而提高了產(chǎn)品質(zhì)量并減少了退貨。經(jīng)過高度調(diào)優(yōu)的 SMP 架構使音頻應用能夠?qū)崿F(xiàn)接近理論最大值的性能,并與核心數(shù)量相匹配。適應應用變更也得到極大促進,縮短了軟件開發(fā)的總體完成時間。

“隨著音頻設備日益復雜,如何管理復雜軟件并充分發(fā)揮多 DSP 計算平臺的潛力是一項挑戰(zhàn),”Cadence 芯片解決方案事業(yè)部 Tensilica 產(chǎn)品高級市場總監(jiān) Chris Jones說道,“編程便捷性和軟件可靠性對于幫助客戶獲得競爭優(yōu)勢愈發(fā)關鍵。我們新推出了可配置的 Tensilica 緩存一致性 HiFi 5s SMP 解決方案,讓客戶能夠高效擴展音頻產(chǎn)品,同時實現(xiàn)更高的資源利用率并加速產(chǎn)品上市?!?/p>

依托 Xtensa 平臺業(yè)界領先的指令集可擴展性,客戶可以增強 HiFi 5s ISA 以優(yōu)化自己的應用。Xtensa SDK 包含 SystemC 模型,用于加速軟件開發(fā)進程。Cadence 及其強大的合作伙伴生態(tài)系統(tǒng)(涵蓋 200 多家合作伙伴)提供眾多 HiFi 優(yōu)化軟件包和音頻/聲音/語音編解碼器,幫助客戶迅速為每個產(chǎn)品 SKU 提供正確的功能集。

產(chǎn)品供應

緩存一致性 HiFi 5s SMP 已被早期客戶采用,現(xiàn)正式上市??蛻艨赏ㄟ^ SDK 提供的多核示例快速上手。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • dsp
    dsp
    +關注

    關注

    561

    文章

    8248

    瀏覽量

    366774
  • 音頻
    +關注

    關注

    31

    文章

    3190

    瀏覽量

    85606
  • Cadence
    +關注

    關注

    68

    文章

    1011

    瀏覽量

    146965
  • 多核處理器
    +關注

    關注

    0

    文章

    110

    瀏覽量

    20761

原文標題:Cadence 推出面向新一代音頻應用的支持緩存一致性的對稱多核處理器 HiFi 5s SMP

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    MAX77874:16A高性能四相降壓調(diào)節(jié),引領多核處理器電源解決方案

    MAX77874:16A高性能四相降壓調(diào)節(jié),引領多核處理器電源解決方案 在電子設備飛速發(fā)展的今天,多核心CPU和GPU處理器對電源的要求
    的頭像 發(fā)表于 03-06 16:40 ?963次閱讀

    全志T153處理器ARM+RISC-V的雙核CP多有強?——飛凌嵌入式

    在嵌入式設備拼性能、拼響應、拼功耗的內(nèi)卷時代,雙核協(xié)作才是破局的關鍵。傳統(tǒng)的對稱多處理SMP)架構已難以兼顧全場景需求,非對稱多處理(AMP)異構架構正在成為行業(yè)主流,在這樣的背景下,全志T153
    的頭像 發(fā)表于 01-16 08:06 ?1712次閱讀
    全志T153<b class='flag-5'>處理器</b>ARM+RISC-V的雙核CP多有強?——飛凌嵌入式

    S32Z2:安全可靠的高性能實時處理器

    S32Z2:安全可靠的高性能實時處理器 在汽車電子和工業(yè)控制等領域,高性能實時處理器的需求日益增長。今天我們要探討的NXP S32Z2處理器
    的頭像 發(fā)表于 12-24 11:10 ?394次閱讀

    【深度實戰(zhàn)】MYD-LR3576 AMP非對稱多核開發(fā)指南:從配置到實戰(zhàn)

    一、什么是AMP?為什么重要?AMP(AsymmetricMulti-Processing)非對稱多處理架構,允許單個芯片的不同核心運行不同的操作系統(tǒng)或裸機程序。相比傳統(tǒng)的SMP對稱多處理
    的頭像 發(fā)表于 12-05 08:07 ?7134次閱讀
    【深度實戰(zhàn)】MYD-LR3576 AMP非<b class='flag-5'>對稱多核</b>開發(fā)指南:從配置到實戰(zhàn)

    FreeRTOS和uC/OS-II的功能特性

    。 多核支持 (FreeRTOS SMP): 有官方對稱多處理 (SMP) 版本,支持多核處理器
    發(fā)表于 11-17 08:17

    如何在 MA35 系列微處理器 (MPU) 上開發(fā) AMP(非對稱多處理)應用程序?

    如何在 MA35 系列微處理器 (MPU) 上開發(fā) AMP(非對稱多處理)應用程序,并通過建立多個端點的過程促進與其他內(nèi)核的多通道數(shù)據(jù)傳輸。
    發(fā)表于 08-19 06:11

    Andes晶心科技推出AndesCore 46系列處理器家族

    Andes晶心科技,作為高效能、低功耗32/64位RISC-V處理器核的領導供貨商及RISC-V國際組織的創(chuàng)始首席會員,今日宣布推出具有4個成員的AndesCore 46系列處理器家族。首款成員AX46MPV是一款全新64位
    的頭像 發(fā)表于 08-13 14:02 ?2678次閱讀

    【老法師】多核異構處理器中M核程序的啟動、編寫和仿真

    有很多研究單片機的小伙伴在面對多核異構處理器時,可能會對多核的啟動流程感到困惑——因為不熟悉GCC編程和GDB調(diào)試,所以也無法確定多核異構處理器
    的頭像 發(fā)表于 08-13 09:05 ?4001次閱讀
    【老法師】<b class='flag-5'>多核</b>異構<b class='flag-5'>處理器</b>中M核程序的啟動、編寫和仿真

    《電子發(fā)燒友電子設計周報》聚焦硬科技領域核心價值 第20期:2025.07.14--2025.07.18

    RA2T1系列微控制 11、對稱多處理器SMP)集群--Cadence推出對稱多核
    發(fā)表于 07-18 21:36

    Cadence推出Cerebrus AI Studio

    為了滿足高復雜度半導體芯片設計中面臨的時間節(jié)點緊迫、設計目標極具挑戰(zhàn)性以及設計專家短缺等諸多挑戰(zhàn),Cadence 推出 Cadence Cerebrus AI Studio。這是業(yè)界首個支持代理式 AI 的多模塊、多用戶設計平臺
    的頭像 發(fā)表于 07-07 16:12 ?1374次閱讀

    Cadence推出Tensilica NeuroEdge 130 AI協(xié)處理器

    楷登電子(美國 Cadence 公司,Nasdaq:CDNS)近日宣布推出 Cadence Tensilica NeuroEdge 130 AI 協(xié)處理器(AICP)。這是一款新型
    的頭像 發(fā)表于 05-17 09:38 ?1413次閱讀

    熱成像儀為何都在瘋狂卷多核處理器?“多核大戰(zhàn)”背后的真相你知道嗎?

    ”遠遠不夠, “看得清”“不卡頓”“多任務并行”成了剛需。 于是,一場關于“多核處理器”的行業(yè)競賽悄然拉開帷幕。 多核,不只是手機的事,熱成像儀也在“追核” 過去我們常常聽說手機從雙核進化到八核甚至二十核,現(xiàn)在同樣的邏輯正發(fā)生在
    的頭像 發(fā)表于 04-27 15:41 ?793次閱讀

    瑞芯微RK2118 SoC搭載Cadence Tensilica HiFi 4 DSP

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)與瑞芯微電子股份有限公司(以下簡稱“瑞芯微”,股票代碼:603893)今日共同宣布在音頻處理技術領域的一項重要進展,搭載 Cadence
    的頭像 發(fā)表于 04-24 10:51 ?1439次閱讀

    恩智浦車輛網(wǎng)絡處理器S32G硬件設計(上)

    近些年,汽車電子發(fā)展日新月異,功能越來越多,對處理器性能需求也越來越高,恩智浦新推出的高性能車輛網(wǎng)絡處理器S32G2非常適合汽車中央網(wǎng)關。本文介紹了一些在
    的頭像 發(fā)表于 04-07 09:37 ?2142次閱讀
    恩智浦車輛網(wǎng)絡<b class='flag-5'>處理器</b><b class='flag-5'>S</b>32G硬件設計(上)

    兆芯處理器開先KX-U6980S處理器榮獲工業(yè)芯“新質(zhì)”獎

    +數(shù)字化“新質(zhì)獎”之工業(yè)芯“新質(zhì)”獎,贏得了行業(yè)專家和用戶的積極肯定。 開先KX-U6980S處理器 國內(nèi)工藝 生態(tài)繁榮 護航產(chǎn)業(yè)發(fā)展 開先KX-U6980S處理器是兆芯采用國內(nèi)制造工
    的頭像 發(fā)表于 03-25 16:46 ?2551次閱讀
    兆芯<b class='flag-5'>處理器</b>開先KX-U6980<b class='flag-5'>S</b><b class='flag-5'>處理器</b>榮獲工業(yè)芯“新質(zhì)”獎