本設(shè)計實例中使用分立晶體管對由相關(guān)精密電阻所控制的五個三態(tài)引腳中每一個的三態(tài)加權(quán)電流（1、3、9、27、81μA)進行求和。每個阻值由其特定屈特的電流權(quán)重與施加兩端的參考電壓之比決定。

Trit：屈特，名詞（計算），用一位表述三態(tài)，是可以有三種不同狀態(tài)的基本信息單位。

EDN主編Michael Dunn寫過一篇有趣的文章“三進制DAC：分辨率更高，位數(shù)更少”（見《EDN電子技術(shù)設(shè)計》4月刊），文中探索了一個有趣的想法：從那些能夠單獨編程為輸出和三態(tài)（即0、高阻、1，分別對應(yīng)三態(tài)值0、1、2）的端口引腳，得到比通常單個比特更多的信息。從信息論的角度看，1屈特≈1.58比特，這是很有意義的，例如，只需5屈特就可獲得接近8比特的分辨率。

然而，從一個資深模擬設(shè)計師的角度看，最有趣的是將理論轉(zhuǎn)化為精確的輸出，同時適應(yīng)溫度變化、單軌電源帶有噪聲并可變等現(xiàn)實世界的復(fù)雜問題。Michael的文章闡述了一些有趣方法。圖1是另一種方法。

圖1：三態(tài)DAC將分立晶體管與并聯(lián)基準(zhǔn)結(jié)合起來。

我的設(shè)計是使用分立晶體管對相關(guān)精密電阻所控制的五個三態(tài)引腳中每一個的三態(tài)加權(quán)電流（1、3、9、27、81μA）進行求和。每個阻值由其特定屈特的電流權(quán)重與施加其上的電壓參考比決定，對于t = 0、1、2、3、4 ...，根據(jù)公式1，有：

Rt=1M?(2V ? 0.06?log10(3t)) / 2V/3t （1）

讀者可能看出0.06?log項是正向偏置雙極結(jié)（在此為2N5087的發(fā)射極/基極結(jié)）兩端電壓常見的二極管公式，它對源于每個DAC屈特的不同電流的VBE產(chǎn)生影響。2V項來自LM4040參考，它提高了PSRR（電源抑制比）精度， 2N5089的射極跟隨器阻抗耦合進其20kΩ偏置電阻會影響PSRR精度。

PSRR = 20kΩ/(26mV/120μA)=39dB （2）

用圖1中的標(biāo)準(zhǔn)值代替公式1中計算出的值就可得出圖2中預(yù)測的不錯的性能，包括良好的單調(diào)性、積分線性和準(zhǔn)確性。

圖2：三態(tài)DAC具有良好的線性和單一性。

圖3：仔細(xì)觀察積分非線性，右軸為電壓。

盡管將普通的二進制輸出多路復(fù)用至各種便宜且容易獲得的單片DAC芯片有多種可選方法，本文還是介紹了這種可節(jié)省幾個端口引腳的器件密集方法。當(dāng)然，前述均不能解決其明顯的實用性或性價比問題。想一想，這可能是一件好事。

或許，并非所有令人愉悅的難題一定要實用？