在實際應(yīng)用環(huán)境中,由于隊列、PRP、數(shù)據(jù)的存儲往往在不同的位置,因此完成讀取過程的延時也不同,在本開發(fā)中,將隊列管理與PRP都放置在了近PCIe端存儲,因此讀取隊列與PRP的延時遠(yuǎn)遠(yuǎn)小于讀取數(shù)據(jù)的延時。并且當(dāng)大量不同的讀請求交叉處理時,讀處理模塊的并行處理結(jié)構(gòu)更能夠充分利用PCIe的亂序傳輸能力來提高吞吐量。為了清晰的說明讀處理模塊對吞吐量的提升,設(shè)置如圖3.15所示的簡單時序樣例,樣例中PCIe TLP的tag最大為3。

圖1 TLP讀處理優(yōu)化時序樣例圖
在對應(yīng)圖1中第1、2行時序的低性能處理模式下,同一時間只能處理一個讀事務(wù),并且不帶有outstanding能力,此時從接收到讀請求到成功響應(yīng)所經(jīng)歷的延時將會累積,造成axis_cq請求總線的阻塞。在對應(yīng)圖中第3、4行時序的僅帶有outstanding能力的處理模式下,雖然可以連續(xù)接收多個讀請求處理,但同一時間內(nèi)只能處理一個事務(wù),仍會由于較大的處理延時導(dǎo)致axis總線存在較多的空閑周期,實際的數(shù)據(jù)傳輸效率并不高。在對應(yīng)圖中第5、6行時序的讀處理模塊處理模式下,利用多個響應(yīng)處理單元的并行處理能力和發(fā)送緩存,先行處理完成的CPLD可以優(yōu)先發(fā)送,緊接著可以處理下一事務(wù)B站已給出相關(guān)性能的視頻,使總線的傳輸效率和吞吐量明顯提高。
-
存儲
+關(guān)注
關(guān)注
13文章
4793瀏覽量
90076 -
PCIe
+關(guān)注
關(guān)注
16文章
1461瀏覽量
88461 -
nvme
+關(guān)注
關(guān)注
0文章
299瀏覽量
23842
發(fā)布評論請先 登錄
NVMe高速傳輸之擺脫XDMA設(shè)計42:DMA 讀寫功能驗證與分析
NVMe高速傳輸之擺脫XDMA設(shè)計30: NVMe 設(shè)備模型設(shè)計
NVMe高速傳輸之擺脫XDMA設(shè)計27: 橋設(shè)備模型設(shè)計
NVMe高速傳輸之擺脫XDMA設(shè)計22:PCIe的TLP讀優(yōu)化處理
NVMe高速傳輸之擺脫XDMA設(shè)計21:PCIe的TLP讀處理
NVMe高速傳輸之擺脫XDMA設(shè)計20: PCIe應(yīng)答模塊設(shè)計
NVMe高速傳輸之擺脫XDMA設(shè)計20: PCIe應(yīng)答模塊設(shè)計
NVMe高速傳輸之擺脫XDMA設(shè)計17:PCIe加速模塊設(shè)計
NVMe高速傳輸之擺脫XDMA設(shè)計16:TLP優(yōu)化
NVMe高速傳輸之擺脫XDMA設(shè)計15:PCIe的TLP讀處理
NVMe高速傳輸之擺脫XDMA設(shè)計15:PCIe的TLP讀處理
NVMe高速傳輸之擺脫XDMA設(shè)計14: PCIe應(yīng)答模塊設(shè)計
NVMe高速傳輸之擺脫XDMA設(shè)計14: PCIe應(yīng)答模塊設(shè)計
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之八:系統(tǒng)初始化
NVMe高速傳輸之?dāng)[脫XDMA設(shè)計16:TLP讀處理優(yōu)化
評論