CDC318A是一款高性能時鐘緩沖器，設計用于在PC應用中分配高速時鐘。該器件將一個輸入 （A） 分配到 18 個輸出 （Y），時鐘分配的偏斜最小。該CDC318A采用3.3 V電源供電。它的特點是在 0°C 至 70°C 范圍內(nèi)工作。

該器件在設計時考慮了優(yōu)化的 EMI 性能。根據(jù)應用布局，在大多數(shù)情況下可能不需要串聯(lián)到時鐘輸出的阻尼電阻器（如 PC100 規(guī)范中所建議的）。
*附件：cdc318a.pdf

該器件提供標準模式（100K-bits/s）I^2^用于設備控制的 C 串行接口。實現(xiàn)是作為從屬/接收器。設備地址在 I^2^C 設備地址表。兩個我^2^C輸入（SDATA和SCLOCK）具有5 V容差，并提供集成上拉電阻（典型值為140 k）。

三個 8 位 I^2^C 寄存器為每個輸出提供單獨的使能控制。所有輸出在上電時默認啟用。當?shù)碗娖娇刂莆粚懭肟刂萍拇嫫鲿r，每個輸出都可以置于低電平輸出的禁用模式。寄存器是僅寫的，必須按順序訪問（即，不支持寄存器的隨機訪問）。

該CDC318A提供用于測試和調(diào)試目的的 3 狀態(tài)輸出。輸出可以通過輸出使能 （OE） 輸入置于高阻抗狀態(tài)。當OE為高電平時，所有輸出都處于工作狀態(tài)。當OE為低電平時，輸出處于高阻抗狀態(tài)。OE 提供集成上拉電阻器。

特性

• 用于同步DRAM （SDRAM）時鐘緩沖應用的高速、低偏斜1-18時鐘緩沖器
• 輸出傾斜，t SK（O） ，小于 250 ps
• 脈沖偏斜，t SK（p） ，小于 500 ps
• 支持多達四個無緩沖 SDRAM 雙列直插式內(nèi)存模塊 （DIMM）
• 我^2^C 串行接口為每個輸出提供單獨的使能控制
• 工作電壓為 3.3 V
• 分布式VCC接地引腳可降低開關(guān)噪聲
• 100 MHz 工作
• ESD 保護超過 2000 V，符合 MIL-STD-883，方法 3015
• 采用48引腳收縮小外形（DL）封裝

參數(shù)

?1. 產(chǎn)品概述?
CDC318A是德州儀器（TI）設計的高性能時鐘緩沖器，專為PC應用中的高速時鐘分配優(yōu)化。核心功能包括：

• ?1:18時鐘分配?：將單輸入時鐘（A）分配到18個低偏移輸出端（Y0-Y17）
• ?工作電壓?：3.3V ±10%
• ?溫度范圍?：0°C至70°C
• ?封裝?：48引腳SSOP（DL）

?2. 關(guān)鍵特性?

• ?低時鐘偏移?：輸出偏移（tsk(o)）<250ps，脈沖偏移（tsk(p)）<500ps
• ?I2C控制接口?：支持獨立啟用/禁用每個輸出（默認全部啟用）
• ?EMI優(yōu)化設計?：多數(shù)應用無需額外阻尼電阻
• ?三態(tài)輸出?：通過OE引腳控制高阻態(tài)，集成140kΩ上拉電阻
• ?ESD保護?：超過2000V（HBM標準）

?3. 引腳功能?

?4. I2C寄存器配置?

• ?3個8位寄存器?控制輸出使能狀態(tài)（1=啟用，0=強制低電平）
• ?設備地址?：0b1101001X（X由硬件決定）
• ?寫入順序?：必須按寄存器0→1→2順序?qū)懭?/li>

?5. 電氣特性?

• ?最大頻率?：100MHz
• ?傳播延遲?：1.2-4.5ns（典型值）
• ?功耗?：靜態(tài)電流0.5mA，動態(tài)電流230mA@100MHz

?6. 應用場景?

• 同步DRAM（SDRAM）時鐘分配
• 支持最多4個無緩沖DIMM模塊
• 外部PLL反饋控制（通過5Y0/5Y1輸出）