“明年正式發(fā)布前會(huì)不定期更新 KiCad 10 的新功能，有興趣的小伙伴可以下載 nightly 嘗鮮。”

后退鍵依次刪除線段

即使不是在布線的狀態(tài)下，后退鍵（backspace）也可以依次刪除線段。

符號(hào)編輯器導(dǎo)出/導(dǎo)入引腳

在符號(hào)編輯器中，支持導(dǎo)出引腳到 csv，編輯后重新導(dǎo)入。該功能方便在外部工具中快速編輯引腳的信息。

原理圖編輯器支持“分組”功能

統(tǒng)一調(diào)等長(zhǎng)線時(shí)的計(jì)算

這項(xiàng)變更主要在底層，用戶通常不易察覺(jué)，但它解決了一個(gè)對(duì)于進(jìn)行長(zhǎng)度調(diào)諧（等長(zhǎng)）的用戶來(lái)說(shuō)很常見(jiàn)的問(wèn)題：過(guò)去，布線器（特別是長(zhǎng)度調(diào)諧工具）、狀態(tài)欄、PCB 網(wǎng)絡(luò)檢查器和 DRC 檢查之間，對(duì)同一段走線的長(zhǎng)度計(jì)算可能會(huì)返回不同的值。

現(xiàn)在，這些計(jì)算已被統(tǒng)一到一套通用的算法中。這套算法應(yīng)用了統(tǒng)一的優(yōu)化（例如，移除過(guò)孔 stub 的長(zhǎng)度，僅考慮連接層之間的過(guò)孔高度，以及優(yōu)化焊盤(pán)內(nèi)走線的電氣長(zhǎng)度）。未來(lái)還有進(jìn)一步優(yōu)化電氣長(zhǎng)度的空間（例如移除共線走線、stub走線、以及穿過(guò)焊盤(pán)的走線），但我們現(xiàn)在已經(jīng)打下了基礎(chǔ)，可以在這個(gè)通用框架中實(shí)現(xiàn)這些優(yōu)化。請(qǐng)注意，在一些極端的布線情況下，報(bào)告的長(zhǎng)度可能仍會(huì)存在差異。

此外，PCB 網(wǎng)絡(luò)檢查器現(xiàn)在已支持多線程。過(guò)去，在處理復(fù)雜電路板時(shí)，它可能會(huì)成為一個(gè)性能瓶頸?，F(xiàn)在，這一問(wèn)題已得到顯著改善。

由于計(jì)算方式的統(tǒng)一和優(yōu)化，一些敏感的 DRC 規(guī)則現(xiàn)在可能會(huì)報(bào)告新的錯(cuò)誤。

支持時(shí)域/傳播延遲計(jì)算

KiCad 現(xiàn)在正式支持時(shí)域 (time domain)/傳播延遲 (propagation delay)的計(jì)算、調(diào)諧以及相關(guān)的 DRC 規(guī)則。目前，傳播延遲只能手動(dòng)指定。未來(lái)的工作將致力于增加基于走線幾何形狀和疊層定義的經(jīng)驗(yàn)公式計(jì)算和二維場(chǎng)求解器計(jì)算功能。

工作流程如下：

1. 設(shè)置延遲配置文件 (Delay Profiles)

為那些您希望獲取時(shí)域信息或進(jìn)行調(diào)諧的特定幾何參數(shù)組合（如不同層上的不同線寬）創(chuàng)建“延遲配置文件”。

請(qǐng)注意：

• 可以為每一層和過(guò)孔 (vias)單獨(dú)設(shè)置單位傳播延遲。

• 單位傳播延遲的單位可以是ps/in（皮秒/英寸）、ps/cm（皮秒/厘米）和ps/mm（皮秒/毫米）。

• 時(shí)間的單位可以是ps(皮秒) 和fs(飛秒)。

• 對(duì)于高級(jí)仿真場(chǎng)景，還可以設(shè)置過(guò)孔的特定延遲（via overrides），這些設(shè)置是基于過(guò)孔的起始/結(jié)束層（例如為了支持盲孔和微孔）和信號(hào)的起始/結(jié)束層來(lái)指定的。

2. 將延遲配置文件分配給網(wǎng)絡(luò)類(lèi)

使用網(wǎng)絡(luò)類(lèi)設(shè)置中新增的“延遲配置文件”字段，將配置文件分配給不同的網(wǎng)絡(luò)類(lèi)（您需要右鍵單擊表頭以啟用該列的顯示）。

與其他網(wǎng)絡(luò)類(lèi)字段一樣，如果一個(gè)網(wǎng)絡(luò)被分配了多個(gè)網(wǎng)絡(luò)類(lèi)，那么實(shí)際生效的將是已分配“延遲配置文件”的、且優(yōu)先級(jí)最高的那個(gè)網(wǎng)絡(luò)類(lèi)的配置。

3. 設(shè)置焊盤(pán)延遲

封裝焊盤(pán)現(xiàn)在有了一個(gè)“焊盤(pán)到裸片延遲” (Pad-to-die delay) 字段，該字段在焊盤(pán)屬性對(duì)話框和屬性面板中均可見(jiàn)。這用于補(bǔ)償信號(hào)在芯片封裝內(nèi)部的延遲。

4. 查看時(shí)域信息

完成設(shè)置后，當(dāng)您測(cè)量已應(yīng)用相應(yīng)網(wǎng)絡(luò)類(lèi)的網(wǎng)絡(luò)時(shí)，其時(shí)域信息會(huì)直接顯示在狀態(tài)欄中。您也可以在“網(wǎng)絡(luò)檢查器”(Net Inspector) 的配置菜單中選擇“顯示時(shí)域詳情”(Show Time Domain Details)，使其在檢查器面板中顯示詳細(xì)的時(shí)域信息。

5. 設(shè)置時(shí)域 DRC 規(guī)則

設(shè)計(jì)規(guī)則檢查 (DRC) 現(xiàn)在可以使用時(shí)域單位ps(皮秒) 和fs(飛秒) 來(lái)指定。

6. 自動(dòng)時(shí)域調(diào)諧

當(dāng)網(wǎng)絡(luò)存在時(shí)域信息且 DRC 約束是以時(shí)域單位（如ps或fs）指定時(shí)，調(diào)諧工具（Tuning tools）將自動(dòng)切換到時(shí)域模式進(jìn)行操作。

狀態(tài)欄支持顯示敷銅的面積

新增了對(duì)跳線 (Jumper)符號(hào)和封裝的支持

定義跳線符號(hào)/封裝主要有兩種方法：

1. 您可以啟用一個(gè)選項(xiàng)，該選項(xiàng)會(huì)將編號(hào)相同的引腳 (pins) / 焊盤(pán) (pads) 自動(dòng)標(biāo)記為內(nèi)部連接。

2. 或者，您也可以明確地定義一組應(yīng)被視為內(nèi)部連接的引腳/焊盤(pán)。

被設(shè)定為跳線的引腳/焊盤(pán)將始終屬于同一個(gè)網(wǎng)絡(luò) (net)。

封裝編輯器增加了測(cè)量工具

?

動(dòng)態(tài)元件類(lèi) (Dynamic Component Classes)

“元件類(lèi)” (Component Classes) 現(xiàn)在可以在 PCB 編輯器中進(jìn)行動(dòng)態(tài)分配。

您可以通過(guò)以下一項(xiàng)或多項(xiàng)條件的任意組合來(lái)創(chuàng)建匹配規(guī)則，從而將元件自動(dòng)歸入特定類(lèi)別：

• 位號(hào)(Reference)

• 封裝庫(kù)名稱(chēng)(Footprint library name)

• 朝向(Orientation)

• 所在板面(Board side, 即頂層或底層)

• 封裝字段內(nèi)容(Footprint field contents)

• 元件符號(hào)所在的圖紙名稱(chēng)(Source symbol schematic sheet name)

• 自定義 DRC 表達(dá)式(Custom DRC expression)

支持“本地”電源符號(hào)

普通的電源符號(hào) Power Port（“全局電源符號(hào)”）會(huì)根據(jù)其符號(hào)值創(chuàng)建一個(gè)全局標(biāo)簽(Global Label)，而新的“本地電源符號(hào)”則會(huì)創(chuàng)建一個(gè)本地標(biāo)簽(Local Label)。

此外，本地電源符號(hào)的值旁邊還會(huì)顯示一個(gè)獨(dú)特的“位置標(biāo)記” (Place Marker) 符號(hào)，這樣您就能直觀地看出該電源符號(hào)的作用域僅限于當(dāng)前圖紙頁(yè)。