ADC324x是一款高線性度、超低功耗、雙通道、14位、25MSPS至125MSPS模數(shù)轉(zhuǎn)換器（ADC）系列。這些器件專為支持具有大動態(tài)范圍要求的苛刻高輸入頻率信號而設(shè)計。輸入時鐘分頻器為系統(tǒng)時鐘架構(gòu)設(shè)計提供了更大的靈活性，SYSREF輸入可實現(xiàn)完整的系統(tǒng)同步。ADC324x系列支持串行低壓差分信號（LVDS），以減少接口線的數(shù)量，從而實現(xiàn)高系統(tǒng)集成密度。串行LVDS接口為雙線接口，其中每個ADC數(shù)據(jù)通過兩個LVDS對串行輸出。內(nèi)部鎖相環(huán)（PLL）將輸入ADC采樣時鐘相乘，以得出用于序列化每個通道的14位輸出數(shù)據(jù)的位時鐘。除了串行數(shù)據(jù)流外，幀和位時鐘也作為LVDS輸出傳輸。
*附件：adc3242.pdf

特性

• 雙通道
• 14 位分辨率
• 單電源：1.8 V
• 串行LVDS接口（SLVDS）
• 靈活的輸入時鐘緩沖器，具有1、-2、-4分頻功能
• SNR = 72.4 dBFS，SFDR = 87 dBc（f 在 = 70兆赫
• 超低功耗：
  • 125 MSPS 時為 116 mW/Ch
• 信道隔離度：105 dB
• 內(nèi)部抖動和斬波器
• 支持多芯片同步
• 引腳對引腳兼容 12 位版本
• 封裝：VQFN-48（7 mm × 7 mm）

參數(shù)

方框圖

ADC324x 是德州儀器推出的雙通道 14 位高速模數(shù)轉(zhuǎn)換器（ADC）系列，核心優(yōu)勢為高分辨率、超低功耗與優(yōu)異線性度，涵蓋 25 MSPS~125 MSPS 采樣率版本，與 12 位 ADC322x 系列引腳兼容，適配高頻、大動態(tài)范圍信號采集場景。

核心參數(shù)與特性

• 硬件規(guī)格 ：雙通道差分輸入，采樣率分檔（ADC3241：25 MSPS、ADC3242：50 MSPS、ADC3243：80 MSPS、ADC3244：125 MSPS）；串行 LVDS 接口，支持 1 線（14 倍序列化）和 2 線（7 倍序列化）模式。
• 精度性能 ：SNR 典型值 72.1~73.8 dBFS，SFDR 最高達 102.6 dBc；積分非線性（INL）、微分非線性（DNL）表現(xiàn)優(yōu)異；通道隔離度 105 dB，模擬輸入帶寬 540 MHz，內(nèi)置抖動（Dither）與斬波（Chopper）功能優(yōu)化低噪性能。
• 功耗與封裝 ：單通道功耗低至 116 mW（125 MSPS 時）；1.8V 單電源供電；采用 48 引腳 VQFN 封裝（7mm×7mm），工作溫度 -40°C~+85°C，HBM ESD 等級 ±2000V。
• 時鐘與同步 ：內(nèi)置時鐘分頻器（1/2/4 分頻），支持差分 / 單端時鐘輸入；SYSREF 引腳實現(xiàn)多芯片同步，內(nèi)部孔徑抖動僅 130 fs。

功能與工作模式

• 核心功能 ：支持二進制補碼 / 偏移二進制輸出格式，LVDS 輸出擺幅可編程；內(nèi)置多種測試模式（全 0 / 全 1、數(shù)字斜坡、PRBS 等），便于系統(tǒng)調(diào)試與鏈路驗證。
• 性能優(yōu)化 ：Dither 功能提升 SFDR，關(guān)閉后 SNR 可提升 0.5 dB；Chopper 功能抑制 1/f 噪聲，適合低頻輸入場景；高 IF 模式優(yōu)化 100 MHz 以上輸入信號的三次諧波失真（HD3）。
• 電源管理 ：支持全局掉電（功耗 5 mW）、待機（功耗 81 mW）和單通道掉電模式；PDN 引腳可通過寄存器配置功能，全局掉電喚醒時間可通過寄存器優(yōu)化至 55 μs。
• 同步與擴展 ：SYSREF 輸入可復(fù)位時鐘分頻器相位，實現(xiàn)多芯片同步；SPI 接口支持寄存器配置，可靈活調(diào)整輸出格式、時鐘模式、功耗狀態(tài)等參數(shù)。

應(yīng)用場景

適用于多載波多模蜂窩基站、雷達與智能天線陣列、軟件無線電（SDR）、通信測試設(shè)備、微波接收機、電機控制反饋、無損檢測、手持無線電與儀器儀表等對采樣速率、分辨率和線性度有嚴格要求的場景。

關(guān)鍵設(shè)計要點

• 電源要求 ：AVDD 與 DVDD 均為 1.7V~1.9V，無上電順序要求；每個電源引腳需就近配置 0.1μF 去耦電容，電源源頭建議并聯(lián) 1μF、10μF 電容增強濾波。
• 布局建議 ：模擬輸入與數(shù)字輸出分區(qū)域布線，避免平行走線減少串?dāng)_；時鐘信號遠離模擬通道；LVDS 輸出需匹配 100Ω 差分負載，走線長度需一致以避免時序偏移。
• 配置方式 ：通過 4 線 SPI 接口（SEN/SCLK/SDATA/SDOUT）配置寄存器，支持軟件復(fù)位、模式切換、測試模式啟動等；上電后需通過 RESET 引腳硬件復(fù)位初始化寄存器。