Quartus Prime 專業(yè)版 25.3 現(xiàn)已正式發(fā)布， FPGA AI 套件 25.3 版本同步亮相。新版軟件實現(xiàn)了 FPGA 設計效率的重大飛躍，帶來了更智能的工具、更深入的洞察和更快速的編譯。

相較于 25.1 版，25.3 版可進一步提供行業(yè)領(lǐng)先的編譯時間、顯著提升的設計效率和更少的時序收斂迭代，并加速產(chǎn)品上市。

編譯速度提升多達 6%，自 Agilex 7 投產(chǎn)以來編譯時間縮短多達 27%，同時顯著提升了 AI 工具的易用性；

得益于增強型編譯器和架構(gòu)優(yōu)化，設計人員平均可節(jié)省多達 4% 的 ALM，同時容納更多邏輯電路，并保持出色的 Fmax；

無論是時序收斂，還是加速流片，Quartus 25.3 都能助力開發(fā)人員走得更快、更遠。

功耗和散熱分析器：

更智能、更低溫、更高效

Quartus Prime 專業(yè)版 25.3 將功耗和散熱分析器升級為新一代工具，助力打造更智能、更低溫、更高效的 FPGA 系統(tǒng)。通過統(tǒng)一的工作流、先進的熱建模以及假設場景探索功能，設計人員可在開發(fā)周期內(nèi)更早地深入洞察功耗和熱行為。

從邊緣 AI 到高性能網(wǎng)絡加速器，這款增強型分析器有助于優(yōu)化功耗預算、指導散熱片設計并在部署前減少意外狀況。新工具可提供以下先進功能：

統(tǒng)一的 PTC/PTA 工作流：支持圖形化報告、可排序列、層級優(yōu)先顯示、資源視圖、重新計算、局部導入/導出、錯誤信息提示及獨立安裝程序；

假設場景探索：優(yōu)化封裝與訂購部件編號的組合方案；

先進的熱建模：支持散熱片耗散路徑和百分比熱流分析等；

散熱片設計指導：助力制定更智能的散熱策略；

增強型文檔支持：從概念到部署，為功耗感知設計提供全面支持。

可視化設計工作室（Beta 版）：
設計入門的新紀元

可視化設計工作室（Visual Designer Studio）正式推出，其將接替平臺設計器，現(xiàn)已開放公開測試并提供免費許可。借助 Quartus Prime 專業(yè)版 25.3，用戶能夠率先體驗可視化設計工作室——Altera 的第四代系統(tǒng)設計入門工具。

該工具專為 RTL 開發(fā)人員和系統(tǒng)集成商打造，可自動實現(xiàn) IP 連接、驗證功能正確性并大幅縮短配置時間。通過拖放界面、智能連接自動化及GitHub 托管的示例，可視化設計工作室可助力團隊更加快速、精準地構(gòu)建復雜系統(tǒng)。其核心優(yōu)勢包括：

智能連接自動化

系統(tǒng) Verilog 包裝器生成、層級結(jié)構(gòu)支持和語言模板

現(xiàn)代化 GUI：提供直觀易懂的示意圖

模式生成/檢查IP：加速設計驗證流程

GitHub 托管的 Nios V 示例設計：助力加快原型開發(fā)

這款工具可提供直觀的視覺優(yōu)先環(huán)境，讓復雜系統(tǒng)的構(gòu)建變得更簡潔、更快速、更精準。

IP 創(chuàng)新：更智能的連接、

更快的接口、更廣泛的協(xié)議支持

Quartus Prime 專業(yè)版 25.3 提供強大的 IP 更新套件，旨在突破性能、互操作性和靈活性的邊界。從更強大的以太網(wǎng)和 PCIe/CXL 支持，到增強型視頻、內(nèi)存及功能安全 IP，新版軟件可助力開發(fā)人員在網(wǎng)絡、嵌入式及安全關(guān)鍵型領(lǐng)域構(gòu)建下一代系統(tǒng)。

無論是集成高速協(xié)議還是滿足功能安全 (FuSa) 要求，新版軟件都能提供有力工具，助您更快速、更智能地完成任務。

高速連接

?以太網(wǎng)：更強大的 400G/200G/100G 支持、TSN MAC 示例及支持工具套件的 TSE 軟核 IP；

? PCIe 和CXL：SR-IOV 示例、AXI MCDMA CvP 支持，以及 CXL 2.0 功能（如全局持久刷新和多邏輯設備驗證）；

? JESD 和 CPRI：支持 JESD204C M > 32、CPRI 版本全面覆蓋，以及更新的 Serial Lite 工具套件。

多媒體接口

?HDMI、SDI、DisplayPort：通過新增診斷工具和 EDID 訪問功能，增強視頻流水線支持；

?MIPI CSI-2/DSI-2：在 Agilex 3 上提供支持，用于攝像頭/顯示接口。

存儲與嵌入式

?DDR5/LPDDR5：Agilex 5 D 系列支持速率高達 5600 MT/s 和 5500 MT/s；

?EMIF 工具套件：新增對 SM HPS EMIF IP 的支持；

?軟核 IP：新增 I3C 控制器、增強型系統(tǒng) ID，以及符合 FuSa 要求的 ALT_ECC 和 FIFO IP。

軟核 IP 與功能安全

?軟核 I3C 控制器：提升傳感器和外設接口的靈活性；

?系統(tǒng) ID 增強功能：時間戳和 HASH 特性以及 HAL 驅(qū)動支持；

?ALT_ECC 和 FIFO IP 更新：針對功能安全需求優(yōu)化；

?安全認證數(shù)據(jù)包：為 QPDS 工作流程提供 FSDP 支持。

FPGA AI 套件：

無 DDR 模式，大幅提升 AI 推理性能

FPGA AI 套件新增多項功能，可顯著提升 Altera FPGA 的邊緣 AI 推理能力。

無 DDR 模式支持即時模型切換，可降低功耗并提高幀率；

示例：Agilex 7 可將 RESNET-50 幀率提升高達 27%；

Agilex 3 量產(chǎn)支持，包含 Agilex 3 C 系列開發(fā)套件的無主機 JTAG 設計；

一站式安裝：此功能在 Quartus 安裝程序中可供選擇；

FPGA AI 套件示例設計可通過可視化設計工作室獲取。

25.3 版本的更多亮點

?支持流傳輸?shù)南到y(tǒng)控制臺，配備 Python 接口

?匯編器中提供安全隔離流支持

?統(tǒng)一的 GUI 元素，工具可用性全面提升

?容器化安裝與新版“以嵌入式為中心的”Quartus

?通過經(jīng)優(yōu)化的 Yocto 項目和 KAS 構(gòu)建系統(tǒng)增強嵌入式開發(fā)體驗

?提供 FreeRTOS及更廣的 Nios V 驅(qū)動程序支持

?Agilex 5 提供Windriver VxWorks BSP支持

邁出下一步

Quartus Prime 和 FPGA AI 套件 25.3 旨在為開發(fā)人員提供更智能的工具、更深入的洞察及更直觀的設計體驗。

新版軟件不僅實現(xiàn)了性能提升，還提供了智能設計入門與分析工具，可助力團隊減少迭代次數(shù)、加速時序收斂，并從容實現(xiàn)產(chǎn)品上市。

25.3 版不僅是速度的提升，更是智能的飛躍。

立即探索新版軟件，開啟更智能的設計之旅。

即刻下載 Quartus Prime 專業(yè)版 25.3，

探索全新功能！